esd 问题
时间:12-12
整理:3721RD
点击:
rc clamp, 就是那种rc 然后一个inv 加 一个大nmos的..
我们公司esd 的人说drain上面不需要做esd rule,因为它是强导通的..
难道是因为我们公司用的特别大,4000/0.6.
但但我看其他tsmc或者smic都是做,不过他们尺寸小,通常都是360/0.6..
到底要不要做呢,他说的好像有道理,esd 那点1.33A电流对4000/0.6的管子的确不算什么..
我们公司esd 的人说drain上面不需要做esd rule,因为它是强导通的..
难道是因为我们公司用的特别大,4000/0.6.
但但我看其他tsmc或者smic都是做,不过他们尺寸小,通常都是360/0.6..
到底要不要做呢,他说的好像有道理,esd 那点1.33A电流对4000/0.6的管子的确不算什么..
gate coupled esd cell主要还是考虑导通时电流的一致性
你说的esd rule是哪些?
一般来说会做一些silicide blk让导通更均匀一些
而且,esd nmos导通的时候很多情况下parasitic npn也会通
两个原理不一样,4000/0.6的是走沟道,管子是被反相器驱动打开的,所以能保证全开。
360/0.6的走的是寄生bipolar,所以需要拉长、去silicide,使得所有的finger都能开启,电流不会汇聚到某几个finger上。
我看到smic 也是inv 驱动360/0.6的管子,为啥要求也要打 esd rule?
难道是因为管子太小,就算是gate 强导通, 还是会snapback,所以要esd rule。。
另外一个问题,同样的总宽长,比如500/0.5,是50*10um/0.6的容易snapback,还是10个50/0.6的容易snapback,假设其他sub tie的距离什么的都一样。
这么说吧,你可以做这么一个简单的仿真,360/0.6的管子走1.33A的电流,VGS=VDS。
看看仿出来的VDS电压是多少,你就不会认为光靠沟道可以搞定了。
你说的对,360/0.6V, 过1.33A的电压是12V,绝对触发snapback了。