求大牛教授FPGA的 DDR2 controller 编写

教授时间灵活 价格请站内，请注意是DDR2 IP核的编写而不是调用 包括逻辑控制和时序约束两大块 不用实现DDR2全功能 只要能初始化 并发写入读出就可以

自己找本 JEDEC SPEC 先看看

还是你牛，要不你把活接了，教人家看spec 呵

DDR2没有做过
做过SDRAM
把Micron的spec下下来看看，加下simulation model，自己写code，挂着跑一跑，基本的function就差不多了
网上的code应该不少

参看各个公司的产品文档就能了解个大概，有的还会给出控制状态图
如果仅限于控制器，也就是初始化、打开/关闭行、列读/写、刷新等等操作；不考虑多Bank并发交叠操作的话，其实也不难

这，SDRAM controller的代码和spec网上一坨一坨的。何必非要花钱找人教？

ddr2这种高速接口那这么容易。要训练的。时钟多少兆？数据宽度多少？

不是generate的。。。
你搜一下SDR SDRAM Controller Northwest关键字，找不到给你发一份代码。
文档看这个就够了：SDR SDRAM Controller White Paper
DDR的话现成的没找过，不过原理和SDR类似。

时序约束是器件相关（甚至管脚分配相关）的，通用性代码怎么可能给出

以前做过基于Xilinx的MIG core的相关工作。不过那是两年前了 都忘了。。。