请教代码编写和SOI器件的几个问题
时间:12-11
整理:3721RD
点击:
呵呵,问题比较基础
1.关于verilog的
case(din)
2'b00: dout=4'h8;
2,b01: dout=4'h4;
........
想问一下这里的4'h8,表示什么?是表示十六位进制8用二进制表示成四位(1000),这个四表示什么意思
2.FIFO为啥不能用二进制计数器采样?能否详细浅出的说明下
3.还是关于verilog
给出一个函数的实例,函数parity完成对输入数据的奇偶检验.若 1的个数是奇数则输出为 1,否则为0;
function parity;
input [3:0] Din;
integer i;
begin
parity=0;
for(i=0;i<4;i=i+1)
if(Din[i]) parity = parity + 1; //这里parity是二进制的吗?加上不去不是变成计算 1 的个数了啊?
end
endfunction
4.在利用加电应力分析热载流子退化效应中,为啥 soi nmos的最坏应力条件是Vgs在阈值电压附近,而体硅的最坏应力条件是 Vgs为Vds的一半.而soi pmos的最坏应力条件Vgs等于Vds.
谢谢回答
1.关于verilog的
case(din)
2'b00: dout=4'h8;
2,b01: dout=4'h4;
........
想问一下这里的4'h8,表示什么?是表示十六位进制8用二进制表示成四位(1000),这个四表示什么意思
2.FIFO为啥不能用二进制计数器采样?能否详细浅出的说明下
3.还是关于verilog
给出一个函数的实例,函数parity完成对输入数据的奇偶检验.若 1的个数是奇数则输出为 1,否则为0;
function parity;
input [3:0] Din;
integer i;
begin
parity=0;
for(i=0;i<4;i=i+1)
if(Din[i]) parity = parity + 1; //这里parity是二进制的吗?加上不去不是变成计算 1 的个数了啊?
end
endfunction
4.在利用加电应力分析热载流子退化效应中,为啥 soi nmos的最坏应力条件是Vgs在阈值电压附近,而体硅的最坏应力条件是 Vgs为Vds的一半.而soi pmos的最坏应力条件Vgs等于Vds.
谢谢回答
1 4'h8表示这个数有4位,h表示十六进制
2 异步fifo用格雷码是考虑到异步时钟域数据的传输,采样可能有错
3 用异或更好 ^
1,是不是就是表示1000
2,能不能再详细一些说明啊,是怎么采样的啊?有没有相应的代码可以看
3.知道异或更好,就是觉得 function的话是不是就是相当一位二进制数,上面写的代码正确与否?
2. 异步FIFO需要跨时钟域传递地址指针,即通过多个同步器(数量与地址指针宽度相关)在目的时钟域采样来自源时钟域的指针数据。由于每个同步器退出亚稳态的时间可能不一致,所以要求地址指针每次只有一个比特发生变化,这样就不会采样到错误的地址指针。