编译时有可能从编译脚本往RTL代码传参数吗
时间：12-11
整理：3721RD
点击：
RT，用VCS。接到这么一个需求，又觉得无从下手，多谢各位大牛了！
NCsim可以，想来VCS也可以，verilog的话就是传define的值吧