问以个verilog里的memory模型的问题吧。

以前做项目的时候用过，但是换公司了，以前的code无法查找了，所以实在是回忆不起来
了，问问版上有人有了解的没。
以下全凭零星记忆描述....
大概是 $memxxxx(depth,start_addr,end_addr,"dat.file"); 的语法，可以定义一个
memory模型，depth想多大就多大，或者就没有depth这个opt，深度不限，内存不爆即
可，可以初始化数据进去，以后在tb里调用的时候直接用这个memory就好了，用addr去寻
址就能拿到数据。语法只是大概的记忆了，但意思是那个意思。
ps：不是$readmemb那玩意，那个我直接spec查就好了，我说的这个ieee上查不到，baidu
google也木有....但是我确实以前是用过的，存在的东西...
如果有谁也用过的，提示一下，谢谢！

就是嫌readmemb太麻烦，所以别让我用那个，如果实在想不起目前的用法了，我才考虑用
readmemb....

不是，我曾今在两家公司都用过这个玩意，时间有点久了，实在回忆不起来了...

看上去是个pli，找NC的damem自己编译一下不就得了。

现在的simulator支持一种叫着 sparse memory的东西，对内存的占用也是很低的，所以应该不用再像以前那样了。。