弱问encounter的问题

用标准单元库里面的标准单元实例化的方式写了一个verilog门级网表。网表里面有一些为了加delay而写的inverter chain。
然后用encounter 8.1做APR。结果encounter没有那些inverter chain放在layout里面，估计是给优化掉了，但是我也搞不清楚是哪步选了不改选的选项。
不知道应该怎么设置encounter不动我的网表？

把chain上的instance都设置成donttouch
不然在optDesign的时候就把INV和BUF删掉了。

应该是在第一步import design的时候就给优化掉了，但是没有看到什么选项可以选哪些cell不优化。
不知道donttouch或者optDesign在什么地方设置？

import design只做一个read netlist的动作，没有优化，怎么会把BUF/INV优化掉
呢。
dbSetIsInstDontTouch