关于sigma delta modulator的ditter的问题
谢谢，自己推导了一下，一个有理数的dc输入，a/b<1,a+b为奇数时，不管多少比特，调制器的序列里面总会可以找到一个周期性为2nb，也就是会产生pattern noise,在fs/2/b/n，因此pattern noise的频率这个和量化器比特数没有关系，只与能量与比特数有关系，所以，如果一个二阶或者一阶多比特的话，也是有pattern noise的，只是看强度会不会影响sfdr而已！欢迎大家讨论！
你的modulator肯定有热噪声，阶数越高，内部状态节点越多，越不可能出现pattern.
不是不可能出现，阶数越高，意味着落在信号袋内的周期序列的周期数要越大，因此对于固定FFT点数，周期性tap的能量会越小，则在频率FFT频谱中看到的能量会越小，一旦小于量化噪声能量，就会可以忽略，但应该不会表示不会出现pattern noise，这个是我的理解。
这个是基于在量化器之前叠加了一个变化大和快的高频noise的情况下会减轻pattern noise吧？
我个人感觉不完全是这样
multi-bit的pattern肯定比single-bit要小一些
因为反馈的离散型大了，而不是量化噪声大了
muti-bit的parttern noise能量肯定是比single-bit要小，这个可以推导出来。
是
这个显然
我的意思是说
pattern不一定要比q噪声小
只要淹没在t噪声中就行了
咱别推导，就拿直觉想也能明白。这就好像唱歌接龙，人越多，越不容易一开始和最后唱是一个歌，因为中间有噪声
他分析的没错，dither的本质都是让limit cycle的频率越来越低，但是limit cycle还是会存在。我记得audio society有篇论文分析了这个问题，好像叫why 1-bit sigma delta modulator is not enough for high performence...blabla...
audio society里面分析limit cycle的文章比较多，因为对这个东西最敏感的还是音频
他说的是对的，但我的意思是，内部节点越多，状态空间越大，热噪声本身就容易dither了，基本看不到tone了
这个是思维方式问题，
工程上， 1 + 0.1 约等于 1
数学上， 1 + 0.1 等于且只能等于 1.1
上面的讨论，一个讲存在，一个讲看不见。。。
temes的书上说ditter要变化大，变化快，才能消除pattern noise的影响。如果热噪声的强度不够大的话，未必会对pattern noise的改善有多大。
我的工程实践经验告诉我阶数大于2，multibit就没见过tone
感谢大家的热情讨论，仿真过好几种情况，总结如下：
1.pattern noise是存在的，不管是二阶还是3阶，基本上在二阶的时候是比较明显的，在三阶的时候，还是可以看得到，FFT的点数够多的话，看的出来，pattern noise理论上是一个个单频，点数多才容易看出来。
2.多比特和多比特的情况下，增加比特数好像对量化噪声的改善要比pattern noise要好；
3.如上面的朋友所说，阶数大于2的情况下，pattern noise所引起的SFDR已经很大了，应该会小于harmonic或者量化噪声的SFDR的要求，因此一般会忽略不考虑。
if you are care about it. you may add dither to make the noise flatten.