微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 40v boost的高压n管ring怎么接?

40v boost的高压n管ring怎么接?

时间:12-12 整理:3721RD 点击:
要搞一个40v的boost, 高压nld管的drain 强制接到 deep nwell/nbl 上面,但这样的话,nbl couple 到sub 上面很大的噪声。 我打算在deep nwell/ nbl 外面打一圈psub,接到 power gnd, 然后再来一圈deep nwell 接到 vdd, 然后再在外面打一圈psub,接到 analog supply,这样做有问题么? 第二圈nbl 能不能直接接到输出40v 上面? 接5v input 和40v output 哪个好? 其他的电路大概要距离这个高压 power mos 多远才不被couple?

我觉得问题不大,这个应该属于正常接法。第二圈nbl如果接到输出40V,那
switching noise会被这个nbl扩散,意义不大。多远这个纯看你的slew rate
和工艺本身了...这个凭运气吧
倒是有个问题你可以考虑一下,如果你的pgnd跳动很大,你的最里面的
nbl(drain40V)-psub(pgnd)-deepn(5V)npn可能会有一定的漏电,5v可能会
有灌电流的问题。如果你们工艺允许,把deepn接到gnd可能是一个解决办法。
真羡慕你们nbl能接高压...

这个距离不好说,要是MPW。你可多试一试。
Product mask,那就加宽第二圈nbl,根据负载留到其他电路距离。
有nbl couple应该小一些吧。

最外面deep n 跟里面的一样深么?如果是更深的n-tub 能把里面所有的nwell&pwell都包在里面就问题不大。如果n-tub里面没有pmos 而pwell 接gnd的话,接5或者40都可以,接5可能parasitic NPN会有leakage,接40比较安全,当然接40 面积大不少(接的40v不能swiching否则一样couple noise)。
如果只是同样的nwell ring,只能防止水平方向的noise,底下common psub 的noise没办法避免。第一圈p ring kelvn 单点接回gnd pad。第二圈接5v就可以。如果还没办法解决noise,拉再远也难说,因为已经很远了。或者去掉最里面nbl但保持同样的deepn深度?或者牺牲效率把开关slew rate减慢。

不全是,0V的nbl也是可以吸收电子的,效率低一点罢了
有时候会把nbl,p+,nbl都接gnd.外围再包一圈

你这个倒是TI的做法.不过通常都是给buck 用的.因为buck LS 的drain 要到-0.6v,那么这个NBL 也可能到-0.6V的. 那么外面的这个NBL 接 vdd ,倒是有可能 -0.6v NBL 0 Psub 5v NBL的NPN 是会从VDD上面抽电,导致效率降低,所以通常把外圈NBL接GND.
至于你说的boost的第二圈NBL 接 VDD不好,我倒是没看懂. 如果这个NBL接到GND上面,那么如果psub 如果跳高的话, 20V-psub 0v -0v NBL不是更容易导通?

你说的没错~但如果你那两个0V是locally connected,而且contacts打的比较
多,影响应该不大,如果是分开的gnd, pgnd是不好。你那个pgnd,5V如果能保证不
会跳到pgnd>5V的时候,也没有问题~
木有做过boost,不知道还有什么其他的讲究~

再补一句,退一步说,就算导通,也问题不大,效率损失是自然的,但至少那部分电流
是流到地上的;如果是流到5V里,而且这个5V没有很强的sinking capability,
比如说是简单LDO的结构,5V有可能被抬高,这个问题就更严重了。

实际上这个片子已经回来了, 接法就是我说的这样的。但现在发现距离power mos 20um 处的refernence 被couple 的很厉害。 当然最好的做法就是把reference单独放到 另外一个NBL里面去。 当时大意了,直接做在sub 上面了。那么现在的问题是在现有基础上改。 开关高压管的NBL接到drain不能变,相当于 psub 上面有个0-40V swithch的噪声源。 我现在想通过把第二圈NBL 从5V 改到最终输出的40V(经过电容滤波之后的输出),希望能多隔离一些noise。 不知道效果会如何。
大概的截面图如下
drain(0-40v)NBL(=drain)pmoat(power GND)NBL(5V,想改为40V)pmoat(PSUB GND) pmoat (analog gnd)  Refernece ckts.
第二圈NBL和第一个NBL deep nwell的深度是一样的。但如果第二圈改为40v之后,希望它产生的隔离电场会强一些。

这是两个问题么...
我觉得40V意义不大,如果是reference的话,主要还是看GND是不是干净吧,你可以
试试FIB一下看看

如果substrate不干净,ref 肯定不准吧。首先这一块的substrate接到gnd 上面 sub 不干净,gnd 肯定也不干净,其次sub 如果不干净,那么ref里面所有的nmos 都相当于有一个back gate 在抖啊抖,当然输出也不干净了。
那如果40v 没什么大意义的话,那我的ref 还有啥办法可以救么?

供参考:
metal change:冒险一点第一圈的gnd ring全部floating,nbl接LC后的40V增加衬底电阻。但搞不好会容易过早触发snapback。。。 做FIB试试,如果能搞搞TLP曲线更好(好像不行)
full mask change:第一圈pgnd ring不要打太厚,隔开距离多点nbl接LC后40V,隔开点距离后在打agnd ring

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top