关于AD9224采样的问题

用FPGA产生的时钟对AD9224的输入进行采样，得到的输出很不稳定而且误差很大。不知道有没有什么很好的方法来改善时钟，我用的是内部参考电压，参考电压2V。即使将输入接地，输出的采样值也始终不稳定，谢谢

.34

路过。。不是很精通错了勿拍。。
个人感觉高速AD的去耦应该多并些小电容最好是贴片的103+104+105，去耦电容位置越靠近
芯片引脚越好。这里10u的电容几乎没有作用
另外 AD最后几位好像本来就会跳的。。
clk的相噪在采固定电压的时候影响应该不是很大