微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 那位用过硬件加速仿真器?

那位用过硬件加速仿真器?

时间:12-12 整理:3721RD 点击:
例如帕拉丁啥的,这东东基本原理是啥?我在网上搜了搜好像也是利用FPGA加速,要是这样的话自己能不能捯饬出来一个自己用

有两种模式,一种是simulation加速,一种是emulation, 一般都用后者吧,前者加速幅度不大。
要是随便谁都能搞一个出来,谁还花高价买Palladium, Veloce, EVE啥的?

Palladium是processor based,EVE是FPGA based
容量大,速度不及FPGA,visibility比FPGA高

这个自己做,很难做到调试性和速度的均衡。
另外这东西的难点不在硬件在软件,编译器和调试器很难做

是啊,其实很多数字IC项目的难点都在于软件。

此fpga非彼fpga,验证的话性价比最高的还是用fpga搭原型。

re,作用不一样。不过用FPGA作原型验证规模太大了也成问题。

规模还好
大多数asic裁裁剪剪都能放到一块目前最大的fpga里头
SoC就用几块FPGA拼起来吧,反正用palladium也很不方便,也有容量的问题

几十万的fpga原型还是要比硬件仿真器便宜。只有fpga原型做不了的才会考虑硬件加速,比如超高速的设计。

只要有钱,Palladium的容量可以很容易添加。
但是如果自己弄很多个FPGA,然后自己partition,还是一件很麻烦的事情。

觉得Palladium不适合主要是clock速度太慢了(clock < 1M,一年前的数据)
我们的设计有些不大容易scale down 几十倍,另外音视频接口都要上桥接不方便,
好像比较适合做CPU之类可以无限scale的

你的电路大吗?
如果不大的话,还是用FPGA吧,经济又实惠

恩,这种就不适合了,Palladium相比FPGA还是慢太多

电路规模不算大,现有的FPGA两片并在一起使用可以满足需求,但是以后如果规模再继续扩,还得重新做原型FPGA验证系统,模块划分也很烦

这个就是FPGA的问题,如果重用性做的好的话,那么大部分可以继承,做的不好的话,那么还是上palladium方便。
通常你自己搭FPGA protopying平台,可能要半年,那么用palladium可能一个月就搞定。
这个就是用钱换时间,看你做的东西是不是在乎推向市场的时间了。
目前一般上亿门的,都已放弃FPGA了,直接把palladium当原型验证平台。palladium可以接各种device,像sata, usb, vga, audio, pcie...
如果是几百万的,已经有FPGA平台了,而且项目继承性很大的话,我觉得还是继续FPGA平台性价比高一些。毕竟palladium很贵的。

恩,以前搞FPGA验证平台可重用行考虑的不周全,都是一块板子上面堆FPGA,看来以后得按模块做了,一个模块上放一到两片FPGA,规模扩的话就多几个模块连起来,这样的话接口啥的得好好挑挑了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top