微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 打算做一个并行Verilog-A的仿真器

打算做一个并行Verilog-A的仿真器

时间:12-11 整理:3721RD 点击:
呵呵,立贴为证,单机串行效率比cadence的spectre快2~10倍,内存是其1/20左右,以报复其不给我面试机会,一年半后给大家永久免费试用

立此存照。如果我申请连任的话,一年半后还是版主。到时候如果没有下文,封无赦。:)

呵呵,没问题啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top