混合信号（含adc）芯片如何抗高频干扰？

大家做的芯片有没有需要通过抗高频干扰实验的？就是拿高频电磁场源在芯片周围干扰，
芯片性能不能有较大的偏差，比如不能偏差大于1%。谁有没有这方面的经验？请不惜赐
教，或者大家讨论讨论。
pcb方面？因为有相同的芯片，不同的PCB的话，实验结果不同，有一种pcb能通过，另外一
种pcb不能通过。
芯片方面如何改进就更是一头雾水，不太知道高频干扰的机理。
补充：实验就是把20M~2G的高频电磁场加在芯片上或者pcb上的某一点，电磁场频率是从
20M扫到2G，实验中只会在几个频率点出现性能变差，不满足要求。

多高频率的？怎么把干扰信号馈进去的？空间耦合吗？

加decouling cap很多时候未必管用，尤其是高频干扰

里面的decoupling cap估计没有什么用，因为在电源地的pin上加大电容，然后在芯片外部
的pcb上的某一点加干扰，一样没有改善

排查一下芯片的输入引脚是否有高阻节点，干扰一般都是从高阻点馈进去的。

这个主要靠pcb方面的优化，传导的比较容易找，另外选电容也有讲究。
耦合的就只能屏蔽了。
芯片方面，除非提前知道某个频率会有干扰，然后做一些滤波，其他的话，好像设计能做的不多。欢迎有牛人能来分享一下经验

不一定电容越大越好，不同大小的电容对不同频率的响应不一样吧

为什么看高阻节点呢？因为干扰时芯片是工作的，基本上没有高阻节点
性能变差主要是adc的输出值有较大的噪声