微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 一个工程,综合了40个小时都没搞完。。。

一个工程,综合了40个小时都没搞完。。。

时间:12-12 整理:3721RD 点击:
一直在map转啊转,global placement30多个小时了,还没有结束的迹象
用的Virtex-6 315T,资源消耗量比较大:
Register:40%左右
LUT: 65%左右
Block RAM: 60%左右
DSP:70%左右
单独综合各个小模块都挺快的,包括几个较大的模块,连在一起就慢成这样了,这个正常吗,有什么好办法解决啊,求教高手。

正常啊
ise经常资源80%以上跑很久告诉你失败呢
ise的fae建议最好不要80%以上
40小时不算长

应该是时序不收敛,或者设计中存在一些FPGA不建议的写法导致的,

估计有组合逻辑环。没事的,最后工具会打断这个环,然后报warning的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top