请教过孔寄生电容的问题

请教下，过孔会引入寄生电容吗？
我在UMC18中画同一根信号线时用了多层，相邻层之间打了很多过孔，做寄生参数提取时发现这些过孔引入了很大的寄生电容，从PEX的report中得到，主要影响的是intrinsic capacitance，这里的intrinsic cap指的是什么？十分感谢。

我的理解是上下层如果都是同样的信号，那么中间无论多少过孔
都不会引入额外的寄生电容。过孔应该是越多越好，如果有寄生
电容就比较麻烦。