如何减小PAD和Poly电阻寄生电容？

超过10Gbps的电路，想优化PAD和路径中一poly电阻的寄生电容，可否通过如下方式：
1. 在PAD opening处仅适用最高层Metal，这样下方浮空，Boning时会有mechanical
issue吗？
2. PAD下方挖deep nwell，减小到衬底的寄生?
3. poly电阻下挖个deep newll,减小到衬底的寄生?

只有最高层metal会带来其他麻烦的问题，最好不要考虑
dnwell确实能减小一些电容

对于问题1 不同的封装厂会给出不同的结果
我们用过单层PAD，大封装厂而言，良率可接受

看了些论文，好像只用高层至少有peel off issue