Re: 请教一个DC synthesis的问题
时间：12-12
整理：3721RD
点击：
确实啊。。。。。。
default 是floating 接到 0 ， 可以改成 1 。
为啥要floating呢。
default 是floating 接到 0 ， 可以改成 1 。
为啥要floating呢。
恩,确实要求有点诡异,呵呵
下面的hard core做好了,top level synthesis时,发现把block的scan_in, scan_en之类的port都tie到0了
或者换个问题,dc中,如何把这些信号断开呢,我需要把它们接到顶层的scan_in, scan_en上去
disconnect_net似乎不行
把所有test的结构塞一个module里边donttouch，然后dftconpile的时候insert dft通过设置hookup进行连接就完了。
特殊的flow才会有这些要求嘛。
如果啥都是很傻的compile搞定找个高中生就行了。