求教：14bit pipeline ADC SHA建立精度问题

求教：14bit pipeline ADC SHA建立精度问题采用bootstrape后建立精度如图1，把
bootstrape开关换成理想的开关建立精度如图2
采用的是0.18um工艺，VFS=1.5V  
请教如何使图一的稳定电平调至0.75v处？

这个仿真精度也太低了吧，点都没几个，怎么看得准，仿真精度也无法保证

精度我设成这样对不？
.tran 1f 410n  
可是仿真出来的波形没有变化？
请教了！

这是用Hspice仿的？ 需要设置足够小的delmax。
如果spectre，需要设置strobeperiod和maxstep.

现在仿真出来的波形如下，没有稳定在750mv？请问这个对性能有影响没？

会影响SHA的什么性能？
有什么方法可以使sha稳定在0.75v？
谢谢

先把时间拉长一点。看看是不是稳定时间不够。
在看看是不是运放增益是不是够了。

周期我改成20ns，还是稳定在749.97，跑了个FFT，fs=100mhz fin=49.49.21875mhz 图形
如下，不知道图形合理不？