spectreverilog 混合仿真

在做混合仿真的时候遇到一个问题，提示错误是：
mix-mode simulation is not allowed in this mode.
我采用的仿真器是spectreVerilog。
电路结构依次是 verilogA+verilog+schematic。
哪位有遇到过这种情况吗？

做过混合仿真，没遇到过这种情况，是否建了config