诚心请教几个SDRAM的问题
时间：12-12
整理：3721RD
点击：
☆─────────────────────────────────────☆
iNero (Nero) 于 (Sun Nov 28 22:13:02 2010) 提到:
对SDRAM的机构不了解，网上搜了很多资料，但是好像没有找到问题的答案，故上来请教。
Q1：如何分别计算single和burst方式的读延时？
这个问题主要是想了解，比如四个数据，以single方式读四次，和以busrt 4方式读带来的延时差别。
我看到有几个时间Tmrd，Tras，CL，Trcd，Trrd，不知道这几个时间怎么组合，也没找到一个时序图。
Q2：为什么SDRAM中只有2，4，8的burst方式，不做更大的burst length呢？
Q3：DDR2相比DDR只是在两个边沿都可以sample数据外，在读写延时上有什么改进吗？比如只读取一个数据，其latency是不是差不多的呢？
谢谢~~
☆─────────────────────────────────────☆
ovt (TV) 于 (Sun Nov 28 23:19:55 2010) 提到:
single的读四个连续的数据，看你是不是auto rechange，不是auto的话，对于连续的地址，你可以连续发四个col地址
ddr2比ddr如果你要跑更高的频率，延时会更大
这些问题你可以去看datasheet，都说得很明确的
【 在 iNero (Nero) 的大作中提到: 】
: 对SDRAM的机构不了解，网上搜了很多资料，但是好像没有找到问题的答案，故上来请教。
: Q1：如何分别计算single和burst方式的读延时？
: 这个问题主要是想了解，比如四个数据，以single方式读四次，和以busrt 4方式读带来的延时差别。
: ...................
☆─────────────────────────────────────☆
dighole (zz) 于 (Sun Nov 28 23:42:19 2010) 提到:
auto也可以连续发多个col的 最后一个col设上auto prechange就好
【 在 ovt (TV) 的大作中提到: 】
: single的读四个连续的数据，看你是不是auto rechange，不是auto的话，对于连续的地址，你可以连续发四个col地址
: ddr2比ddr如果你要跑更高的频率，延时会更大
: 这些问题你可以去看datasheet，都说得很明确的
: ...................
☆─────────────────────────────────────☆
iNero (Nero) 于 (Mon Nov 29 10:56:20 2010) 提到:
谢谢
如果这4个数据是间隔很久才读的，每次以single方式，是不是每次读一个数据都要消耗行选通和列选通的时间，就是RAS和CAS
而如果用burst方式读取连续四个数的话，是不是只需要一次的RAS和CAS延时就可以了
不知道这样理解对不对
【 在 ovt (TV) 的大作中提到: 】
: single的读四个连续的数据，看你是不是auto rechange，不是auto的话，对于连续的地址，你可以连续发四个col地址
: ddr2比ddr如果你要跑更高的频率，延时会更大
: 这些问题你可以去看datasheet，都说得很明确的
☆─────────────────────────────────────☆
fanb1983 (虚心学习) 于 (Mon Nov 29 15:05:47 2010) 提到:
也不是这样的，关键是看间隔时间多长，以及page管理模式
不论是BC4还是BL8，其实没有本质区别
【 在 iNero (Nero) 的大作中提到: 】
: 谢谢
: 如果这4个数据是间隔很久才读的，每次以single方式，是不是每次读一个数据都要消耗行选通和列选通的时间，就是RAS和CAS
: 而如果用burst方式读取连续四个数的话，是不是只需要一次的RAS和CAS延时就可以了
: ...................
☆─────────────────────────────────────☆
linkenfrog (linkenfrog) 于 (Mon Nov 29 19:07:39 2010) 提到:
A1：如果你是做同一地址的数据传输用burst，可以节省每次数据传输发出命令的时间约束。这个时间参数都是SDRAM的一个基本参数，你随便找一个micron或是三星的颗粒的datasheet都有说明这些参数。
A2：对于SDRAM是有full page 的传输的，DDR 和DDR2不支持full page传输。burstlength的长度不是越长越好，你要考虑到ddr controller的带宽利用率之类的问题，一般最好的burst length是4，一些ddr controller的vendor直接就把它定为了4
A3：DDR和DDR2都是在差分时钟上下沿传输数据，读的话至少要读2个数据，写的话可以mask掉一个，写一个数据。SDRAM是只在时钟上升沿传输数据。对于时序来说的话，不同的颗粒latency不一样，而且还要看你的MC做的好不好，你配置的好不好。
【 在 iNero (Nero) 的大作中提到: 】
: 对SDRAM的机构不了解，网上搜了很多资料，但是好像没有找到问题的答案，故上来请教。
: Q1：如何分别计算single和burst方式的读延时？
: 这个问题主要是想了解，比如四个数据，以single方式读四次，和以busrt 4方式读带来的延时差别。
: ...................
iNero (Nero) 于 (Sun Nov 28 22:13:02 2010) 提到:
对SDRAM的机构不了解，网上搜了很多资料，但是好像没有找到问题的答案，故上来请教。
Q1：如何分别计算single和burst方式的读延时？
这个问题主要是想了解，比如四个数据，以single方式读四次，和以busrt 4方式读带来的延时差别。
我看到有几个时间Tmrd，Tras，CL，Trcd，Trrd，不知道这几个时间怎么组合，也没找到一个时序图。
Q2：为什么SDRAM中只有2，4，8的burst方式，不做更大的burst length呢？
Q3：DDR2相比DDR只是在两个边沿都可以sample数据外，在读写延时上有什么改进吗？比如只读取一个数据，其latency是不是差不多的呢？
谢谢~~
☆─────────────────────────────────────☆
ovt (TV) 于 (Sun Nov 28 23:19:55 2010) 提到:
single的读四个连续的数据，看你是不是auto rechange，不是auto的话，对于连续的地址，你可以连续发四个col地址
ddr2比ddr如果你要跑更高的频率，延时会更大
这些问题你可以去看datasheet，都说得很明确的
【 在 iNero (Nero) 的大作中提到: 】
: 对SDRAM的机构不了解，网上搜了很多资料，但是好像没有找到问题的答案，故上来请教。
: Q1：如何分别计算single和burst方式的读延时？
: 这个问题主要是想了解，比如四个数据，以single方式读四次，和以busrt 4方式读带来的延时差别。
: ...................
☆─────────────────────────────────────☆
dighole (zz) 于 (Sun Nov 28 23:42:19 2010) 提到:
auto也可以连续发多个col的 最后一个col设上auto prechange就好
【 在 ovt (TV) 的大作中提到: 】
: single的读四个连续的数据，看你是不是auto rechange，不是auto的话，对于连续的地址，你可以连续发四个col地址
: ddr2比ddr如果你要跑更高的频率，延时会更大
: 这些问题你可以去看datasheet，都说得很明确的
: ...................
☆─────────────────────────────────────☆
iNero (Nero) 于 (Mon Nov 29 10:56:20 2010) 提到:
谢谢
如果这4个数据是间隔很久才读的，每次以single方式，是不是每次读一个数据都要消耗行选通和列选通的时间，就是RAS和CAS
而如果用burst方式读取连续四个数的话，是不是只需要一次的RAS和CAS延时就可以了
不知道这样理解对不对
【 在 ovt (TV) 的大作中提到: 】
: single的读四个连续的数据，看你是不是auto rechange，不是auto的话，对于连续的地址，你可以连续发四个col地址
: ddr2比ddr如果你要跑更高的频率，延时会更大
: 这些问题你可以去看datasheet，都说得很明确的
☆─────────────────────────────────────☆
fanb1983 (虚心学习) 于 (Mon Nov 29 15:05:47 2010) 提到:
也不是这样的，关键是看间隔时间多长，以及page管理模式
不论是BC4还是BL8，其实没有本质区别
【 在 iNero (Nero) 的大作中提到: 】
: 谢谢
: 如果这4个数据是间隔很久才读的，每次以single方式，是不是每次读一个数据都要消耗行选通和列选通的时间，就是RAS和CAS
: 而如果用burst方式读取连续四个数的话，是不是只需要一次的RAS和CAS延时就可以了
: ...................
☆─────────────────────────────────────☆
linkenfrog (linkenfrog) 于 (Mon Nov 29 19:07:39 2010) 提到:
A1：如果你是做同一地址的数据传输用burst，可以节省每次数据传输发出命令的时间约束。这个时间参数都是SDRAM的一个基本参数，你随便找一个micron或是三星的颗粒的datasheet都有说明这些参数。
A2：对于SDRAM是有full page 的传输的，DDR 和DDR2不支持full page传输。burstlength的长度不是越长越好，你要考虑到ddr controller的带宽利用率之类的问题，一般最好的burst length是4，一些ddr controller的vendor直接就把它定为了4
A3：DDR和DDR2都是在差分时钟上下沿传输数据，读的话至少要读2个数据，写的话可以mask掉一个，写一个数据。SDRAM是只在时钟上升沿传输数据。对于时序来说的话，不同的颗粒latency不一样，而且还要看你的MC做的好不好，你配置的好不好。
【 在 iNero (Nero) 的大作中提到: 】
: 对SDRAM的机构不了解，网上搜了很多资料，但是好像没有找到问题的答案，故上来请教。
: Q1：如何分别计算single和burst方式的读延时？
: 这个问题主要是想了解，比如四个数据，以single方式读四次，和以busrt 4方式读带来的延时差别。
: ...................