好像没人研究Flash的ADC啊
时间:12-12
整理:3721RD
点击:
看到前面都是要就pipeline的:P
Flash的ADC里面的比较器是啥结构
一般6或是8bit的速度最快能到多少?比如CMOS0.13工艺下
Flash的ADC里面的比较器是啥结构
一般6或是8bit的速度最快能到多少?比如CMOS0.13工艺下
6bits的可以做到1Gs/s吧,再高就很少flash结构
主要还是应用少吧,现在一般都是高速的serdes和有些无线的transceiver,比如uwb用,精度在4-6bit之间。其他的精度就不够了,比如示波器一般要求是8bit
为啥网上这么多讨论pipeline的,好出论文么?
我觉得Flash好好挖挖也是潜力无限啊?
或是考虑一些极端条件,不考虑面积等,flash能干到啥精度,速度,
有没有人做过一些尝试?
6bit/1G的sar要么Interleave多个低速的SAR,要么单个SAR工作在6G,系统开销还是要大些,但可扩展性比Flash要强。
那是multi-level transmission里用么? NRZ码的也用的着么?
8bit不算中精度吧,偏低精度了已经。ms 10bit 12bit这样的算中精度