微波EDA网，见证研发工程师的成长！ 2025婵犵數濮撮惀澶愬级鎼存挸浜炬俊銈勭劍閸欏繘鏌ｉ幋锝嗩棄缁炬儳娼￠弻鐔告綇閸撗呮殸缂備胶濯崹鍫曞蓟閵娾晜鍋嗛柛灞剧☉椤忥拷03闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晜閽樺缃曢梻浣虹帛閸旀洟骞栭銈囦笉妞ゆ牜鍋為悡銉╂煟閺囩偛鈧湱鈧熬鎷�16闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮ｅΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟� 闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈠Χ閸屾矮澹曞┑顔结缚閸樠冣枍瀹ュ洠鍋撶憴鍕；闁告濞婇悰顕€宕堕澶嬫櫌婵犵數濮撮幊澶愬磻閹捐閿ゆ俊銈勮兌閸欏棝姊虹紒妯荤闁稿﹤婀遍埀顒佺啲閹凤拷闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮ｅΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟�

问个技术问题，关于数字综合的

时间：12-12 整理：3721RD 点击：

对于大计数器比如15个bit的，是做一个15bit的计数器好，还是做2层好？
比如里面一层数到12bit外面一层3bit
感觉上直接数到15bit，功耗会比较低吧？
.63

这个要看你的计数器综合成什么结构的吧
如果是串行型，一层和两层一回事
如果是并行型，两层的应该会面积小很多，但是速度慢
说得不对的请tortor等专业人士指正...

这种修改一般情况下对功耗影响很小
除非：
1. 这样的计数器很多
2. 计数器一般运行在0~2^12或0~2^3之间

做异步的功耗低
采用non-scan DFF面积和功耗都会小一些
但是给测试带来麻烦

上一篇：做16bit精度，100K速度的ADC
下一篇：有没有命令让fsdb单个文件突破2G限制的？

技术综合相关文章：

栏目分类

闂傚倷娴囬褏鎹㈤幇顔藉床闁归偊鍠掗崑鎾愁潩椤愩垹绁梺闈涙閸婂潡骞婂⿰鍫熷仺缁剧増蓱閻忓啴姊绘担绛嬫綈鐎规洘岣挎禍绋库枎閹炬潙浠悷婊呭鐢鎮￠弴銏＄厓闁告繂瀚弸銈夋煛閳ь剟鎮ч崼娑楃盎闂佸搫鍊搁悘婵嬵敂椤撶姭鍋撳▓鍨珮闁稿瀚伴崺銏℃償閵娿儳顓洪梺鍝勫暊閸嬫捇鏌ｉ幘璺衡枅婵﹨娅ｉ幉鎾礋椤忓洤鐒婚梻浣告啞閺屻劎鎹㈤幇鐗堝仼闁绘垼濮ら弲鎼佹煥閻曞倹瀚�