集成电路低频情况下功耗较小？

我认为开关损耗是跟频率相关的，而且频率越高开关损耗越大，另外就是给MOS的gate的寄生电容不断充放电也会产生损耗，而且驱动频率越高，损耗越大。我认为这些损耗是芯片往更高频率跑会遇到的很大的障碍。另外一个就是电压，电压越低也能降低充放电的损耗，能够让芯片跑在更高的频率上。
我不知道自己的以上认知是否正确，顺便转到微电子版吧，看看有没有大牛们回复

功耗跟频率是有直接关系的，简单的说，芯片是有好多instance组成的，信号从0到1，或
者从1到0的翻转过程中，pmos和nmos在一段时间内是都导通的，这个时候就有一个电流从
vdd到vss，这个产生的就是instance的内部功耗，一般来说频率越快，内部功耗就越大；
信号的翻转还会给instance的load和连接线上的等效电容充电，这就带来了一个翻转的功
耗，频率越快，翻转越多，翻转功耗也就越大。
再说电压，相同条件下（相同的slew，load），vdd电压越高instance翻转用的时间就越
短，速度也就越快。所以升高电压可以让芯片跑得更快一些。

对CMOS逻辑而言，电压高，MOS的等效电阻小，50%爬升时间0.69RC减少的，和电压有直接关系。

对CMOS逻辑而言，电压高，MOS的等效电阻小，50%爬升时间0.69RC减少的，和电压ＶＤＤ没有直接关系。