关于PLL参考时钟外部输入的问题

PLL工作在2.4G，如果用自带的晶体振荡器(10MHz)作为时钟参考， PLL的积分噪声很好
，只有1.5度。
如果采用从外部输入时钟信号(输入时钟为10MHz，来自频谱仪背部，应该可以认为噪声
非常低），这时候PLL的积分噪声就恶化了，到了有7度。采用外部输入时钟信号时候，
交流输入，信号幅度Vpp=500mV, 时钟输入电路采用两种方案，一种是带偏置的倒像器，
一种是common source的放大器，这两种方案结果都不好。
请问大家PLL如果接受外部时钟输入（时钟vpp=500mv，可以认为是sin 波）， 时钟进来
后一般用什么结构的电路来放大整形而不影响PLL的噪声性能？
谢谢

你用10M有源晶振输入进去看看？既然自己的晶振很好，说不定就是因为频谱仪的同步时钟jitter差

我觉得几个倒相器不会带来这么大的影响，你有测过你的参考钟吗？是不是钟本身的原因？

另外，晶振本身振出来的波形其实也是正弦的，所以和正弦可能没太大关系

这个基本上就是外部信号本身质量的问题
一般的信号源还真不如简单的晶振干净

调一下有源晶振的电压，把幅度压缩到和晶体的幅度一样看看？