现在芯片的衬底背面是绝缘的吗？

我原来以为都应该是比较容易导电的,欧姆量级的
今天测了一个die的背面，把万用表两个指针戳在上面，发现电阻在数百K到1M间
但是正面两个不同的gnd(都通过psub连到sub，之间没有metal连接)间电阻确实只有几十欧姆
是不是现在芯片的背面还长了一个绝缘层？
或者整个低阻的sub是在一个电阻很大的基底长出来的？

现在大多数cmos工艺是不是都没有在背面做电极（某些高频工艺除外），貌似要金属化
做欧姆接触才能导电

orz,万用表针，呵呵。貌似一般是镀铬的吧，和硅应该有一个肖特技二极管，形不成欧姆接触

那导电银胶能和硅形成欧姆接触吗？
我今天又作了一个试验，把die用导电银胶粘到一块儿铜上
然后把die上某个gnd邦到另外一块铜，最后测量两块铜之间的电阻
几乎是无穷大(>10Mohm)
我在想，如果是这样的话，类似QFN封装下面那个大ground PAD无法通过导电胶和sub连起来，那这个PAD岂不是没啥用了？用导电胶也没啥意义了？

大PAD主要做散热用。一般DIE背面需要减薄之后才能形成欧姆接触。
常规热氧化工艺、淀积工艺在硅片正面形成薄膜的同时在硅片背面
也形成妨碍欧姆接触的绝缘薄膜，而这些绝缘薄膜在干法刻蚀的时候
是不会去掉的，因此必须要有背面减薄工艺。

我做实验的芯片应该是做过减薄的，是封装厂给做的
是不是您说的减薄有什么特殊之处？
有没有可能是我们的导电胶的材料有问题，无法形成欧姆接触？
我有什么简单办法在die的背面做两个欧姆接触来测测背面的电阻到底多大吗？
问得问题有点儿多。。。

在工艺过程中已经氧化掉了，所以电阻很大的
如果需要背面连出来的话是需要另外打磨得

做过减薄后直接测得吗？如果过久了在空气中很容易形成一层薄的氧化层的