请问一个dc综合的问题

☆─────────────────────────────────────☆
   RainingRain (雨中即景) 于  (Thu Nov 20 22:21:27 2008)  提到:
之前用130nm的sram综合，1ns的时钟，timing slack为0
后来换65nm的rf，综合脚本一点没变
就是把几个130nm的.db换成了65nm的（名字改好了）
综合结果总是会报：从rf的clk到Q输出端有999ns的延迟。。。。。
以为是65nm的.db做的有问题，于是写了个小module只包含一个rf，
综合后报的timing是对的，.db是没有问题的。
真的很奇怪，
这是什么问题呢？
请教大家：）
☆─────────────────────────────────────☆
   RainingRain (雨中即景) 于  (Thu Nov 20 22:22:44 2008)  提到:
以为是驱动没设好，
做了如下设置也不行：
set_drive 0 clock
set_dont_touch_network clock
【 在 RainingRain (雨中即景) 的大作中提到: 】
: 之前用130nm的sram综合，1ns的时钟，timing slack为0
: 后来换65nm的rf，综合脚本一点没变
: 就是把几个130nm的.db换成了65nm的（名字改好了）
: ...................
☆─────────────────────────────────────☆
   RainingRain (雨中即景) 于  (Fri Nov 21 09:25:29 2008)  提到:
现在发现是其中一个rf的问题
sram65nm_256x64w
其中w代表有mask，mask为8位
下面是整个大的设计，用65nm综合时的关键路径：
sram的clk到Q有999ns的延迟，显然不对。。。。。。
  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock master_clock (rise edge)                          0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  i_l2_ram/……/l2_ram_set_0/ram_0/CLK (sram65nm_256x64w)
                                                          0.00 #     0.00 r
  i_l2_ram/……/l2_ram_set_0/ram_0/Q[0] (sram65nm_256x64w)
                                                        999.00     999.00 f
  i_l2_ram/……/l2_ram_set_0/out_data[0] (l2_ram_set_7)
                                                          0.00     999.00 f
  i_l2_ram/……/read_out_data_reg[0][0]/D (SDFFQX1MA10TR)
                                                          0.00     999.00 f
  data arrival time                                                999.00
  clock master_clock (rise edge)                          1.00       1.00
  clock network delay (ideal)                             0.00       1.00
  i_l2_ram/……/read_out_data_reg[0][0]/CK (SDFFQX1MA10TR)
                                                          0.00       1.00 r
  library setup time                                     -0.04       0.96
  data required time                                                 0.96
  --------------------------------------------------------------------------
  data required time                                                 0.96
  data arrival time                                               -999.00
  --------------------------------------------------------------------------
  slack (VIOLATED)                                                -998.04
下面是一个小module，只含了一个sram，输出做与非，时序是对的
但是很奇怪，没有clk到Q的延迟
  Point                                    Incr       Path
  -----------------------------------------------------------
  clock (input port clock) (rise edge)     0.00       0.00
  input external delay                     0.00       0.00 f
  index[0] (in)                            0.00       0.00 f
  ram_0/A[0] (sram65nm_256x64w)            0.00       0.00 f
  data arrival time                                   0.00
  clock master_clock (rise edge)           1.00       1.00
  clock network delay (ideal)              0.00       1.00
  ram_0/CLK (sram65nm_256x64w)             0.00       1.00 r
  library setup time                      -0.15       0.85
  data required time                                  0.85
  -----------------------------------------------------------
  data required time                                  0.85
  data arrival time                                   0.00
  -----------------------------------------------------------
  slack (MET)                                         0.85
【 在 RainingRain (雨中即景) 的大作中提到: 】
: 以为是驱动没设好，
: 做了如下设置也不行：
: set_drive 0 clock
: ...................
☆─────────────────────────────────────☆
   lovelytwq (lovelytwq) 于  (Fri Nov 21 09:38:46 2008)  提到:
注意到你那里有个#号，不知道是什么意思，还有, .lib文件对吗
【 在 RainingRain (雨中即景) 的大作中提到: 】
: 这是整个大的设计，用65nm综合时的关键路径：
: sram的clk到Q有999ns的延迟，显然不对。。。。。。
:   Point                                                   Incr       Path
: ...................
☆─────────────────────────────────────☆
   RainingRain (雨中即景) 于  (Fri Nov 21 10:09:52 2008)  提到:
#不知道什么意思
刚仔细看了下.lib，呵呵
使能端EMA是100的时候，延迟无穷大
嗯，知道是什么问题了：）
      timing() {
        related_pin : "CLK" ;
        timing_type : rising_edge;
        timing_sense : non_unate;
        when : "(EMA[2]) & (!EMA[1]) & (!EMA[0])";
        sdf_cond : "EMA[2]== 1'b1 && EMA[1]== 1'b0 && EMA[0]== 1'b0";
          cell_rise(sram65nm_256x64w_mem_out_delay_template) {
            index_1 ("0.020, 0.033, 0.047, 0.076, 0.150, 0.300, 0.600");
            index_2 ("0.001, 0.012, 0.024, 0.048, 0.120, 0.240, 0.360");
            values ( \
              "999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000", \
              "999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000", \
              "999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000", \
              "999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000", \
              "999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000", \
              "999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000", \
              "999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000, 999.000000" \
            );
          }
【 在 lovelytwq (lovelytwq) 的大作中提到: 】
: 注意到你那里有个#号，不知道是什么意思，还有, .lib文件对吗
☆─────────────────────────────────────☆
   RainingRain (雨中即景) 于  (Fri Nov 21 10:47:22 2008)  提到:
另外，在artisan里面，右边的时序定义表格里，就可以看到999ns延迟定义
tsmc65nm
【 在 RainingRain (雨中即景) 的大作中提到: 】
: #不知道什么意思
: 刚仔细看了下.lib，呵呵
: 使能端EMA是100的时候，延迟无穷大
: ...................
☆─────────────────────────────────────☆
   chip (戒急用忍) 于  (Fri Nov 21 11:23:09 2008)  提到:
肯定是你的transition或者电容负载太大了。你查一下那个触发器的时钟和数据信号
【 在 RainingRain (雨中即景) 的大作中提到: 】
: 另外，在artisan里面，右边的时序定义表格里，就可以看到999ns延迟定义
: tsmc65nm
☆─────────────────────────────────────☆
   CORDIC (猪头十七~~小毛袜破产了) 于  (Fri Nov 21 12:23:09 2008)  提到:
EMA是什么东东?
【 在 RainingRain (雨中即景) 的大作中提到: 】
: #不知道什么意思
: 刚仔细看了下.lib，呵呵
: 使能端EMA是100的时候，延迟无穷大
: ...................
☆─────────────────────────────────────☆
   yibai (一白) 于  (Fri Nov 21 12:35:34 2008)  提到:
没有设set case analysis ...
【 在 RainingRain (雨中即景) 的大作中提到: 】
: #不知道什么意思
: 刚仔细看了下.lib，呵呵
: 使能端EMA是100的时候，延迟无穷大
: ...................
☆─────────────────────────────────────☆
   kerk (hehe) 于  (Fri Nov 21 13:10:52 2008)  提到:
nod,EMA好像是测试用的
【 在 yibai (一白) 的大作中提到: 】
: : :
: 没有设set case analysis ...
: 【 在 RainingRain (雨中即景) 的大作中提到: 】
: : #不知道什么意思
: : 刚仔细看了下.lib，呵呵
: : 使能端EMA是100的时候，延迟无穷大
: : ...................
:
: --
:
: ※ 来源:·水木社区 http://newsmth.net·[FROM: 218.13.232]