请各位来讨论一下这个不需要多模反馈分频器的Sigma-Delta
时间：12-11
整理：3721RD
点击：
☆─────────────────────────────────────☆
vikinglan (死者代言人) 于 (Tue Sep 23 22:30:11 2008) 提到:
一家大公司的专利
其最大的特点是将MMD直接用一个两阶的Single-loop结构的Sigma-Delta调制器（输出仅为0或者1）替代了，不过我个人认为它存在问题:
For 1st-order DS modulator:
Only half of the input range of the DS modulator is usable, which is [1, M/2];
The frequency steps are not equal, so that it can not realize continuous frequency tuning;
The most fatal error: Sigma-Delta modulator with output levels of 0 and 1 just guarantees the time-average of the output sequence equals n/M, it does not necessarily output n rising edges every M Fvco cycles!!!
请各位发表一下自己的看法
谢谢！
☆─────────────────────────────────────☆
gaoz (gaoz) 于 (Wed Sep 24 10:58:50 2008) 提到:
看这个PLL什么应用了？个人认为
1：两阶的Single-loop结构的Sigma-Delta调制器对基带内的频率量化噪声整形压制不足。
2：一位的量化器输出，对PFD和CP的Match要求很高，产生较大的量化噪声要求高阶的LPF（3阶），和较低的环路带宽。
3：整数分频器设计简单。
这个相对简单的结构，感觉用在相噪要求很高的无线通讯比较困难，可能用作SerDes的展频时钟可行。
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Wed Sep 24 13:44:00 2008) 提到:
不明白你的意思，mmd和pll里用的数字ds modulator完全是两个东西，什么叫替代了？
☆─────────────────────────────────────☆
gaoz (gaoz) 于 (Wed Sep 24 13:46:57 2008) 提到:
估计他的意思是数字ds modulator产生的某个输出直接当作PFD的输入，不用控制MMD产生PFD的输入了
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Wed Sep 24 14:10:06 2008) 提到:
then feedback dividers are actually integrated in DSM?
☆─────────────────────────────────────☆
gaoz (gaoz) 于 (Wed Sep 24 14:16:59 2008) 提到:
可能是这个意思，CK_VCO->PreScaler->DSM(have divider fuction)->PFD
☆─────────────────────────────────────☆
faithful (life) 于 (Wed Sep 24 19:56:17 2008) 提到:
这种不方便用作frequency synthesizer 吧
N=p*2^b/n 不好做frequency plan
对于较小的fractional number，n 和 2^b 都要很大
而且instantanious phase error 比传统结构会大的多,performance 会变差
不知这种结构有什么优点？
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Thu Sep 25 20:32:32 2008) 提到:
这种结构挺有意思的,ms是最近研究的热点啊,今年刚有一篇vco-based sigma-delta adc就是基于该原理,就是perrott那个组做的
如果N=p*2^b/n时,选择n=2^N为寄存器总的位数,就完全没有量化噪声了......,如果是别的fractional,会存在量化噪声,此时和传统结构一样,比如说/8.25,两种结构都是/8,/8,/8,/9(一阶的)
缺点我觉得主要是分辨率过低,而且高频sdm的设计较复杂,且高阶的sdm会有稳定性问题
☆─────────────────────────────────────☆
faithful (life) 于 (Thu Sep 25 20:58:33 2008) 提到:
应该是反的吧
2^b 是over-flow 的位数 n是输入小数 假设为1时 就是divider by 2^b
你说的没有量化噪声的情况是指2^b被n 整除么?
那不就是integer divider 了么...
☆─────────────────────────────────────☆
gaoz (gaoz) 于 (Thu Sep 25 21:05:36 2008) 提到:
Re
理论上，没有量化噪声应该对应整数分频，SDM输入＝0
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Thu Sep 25 21:09:23 2008) 提到:
是啊,这种结构挺有意思的,2^b被n整除就是integer-N了,但是是对ref来说的,对vco来说它还是fractional的,因为它整个的范围是(0,Fvco/2]的
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Thu Sep 25 21:10:39 2008) 提到:
要是n/2^b是整数时,sdm实际上就是一个mmd,分频比为n/2^b,一阶的话
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Thu Sep 25 22:30:57 2008) 提到:
re。似乎是这样的
p 23 22:32:50 2008 修改本文·[FROM: 219.217.236]
※ FROM: 125.34.43]
※ 来源:·水木社区 http://newsmth.net·[FROM: 219.217.236]
vikinglan (死者代言人) 于 (Tue Sep 23 22:30:11 2008) 提到:
一家大公司的专利
其最大的特点是将MMD直接用一个两阶的Single-loop结构的Sigma-Delta调制器（输出仅为0或者1）替代了，不过我个人认为它存在问题:
For 1st-order DS modulator:
Only half of the input range of the DS modulator is usable, which is [1, M/2];
The frequency steps are not equal, so that it can not realize continuous frequency tuning;
The most fatal error: Sigma-Delta modulator with output levels of 0 and 1 just guarantees the time-average of the output sequence equals n/M, it does not necessarily output n rising edges every M Fvco cycles!!!
请各位发表一下自己的看法
谢谢！
☆─────────────────────────────────────☆
gaoz (gaoz) 于 (Wed Sep 24 10:58:50 2008) 提到:
看这个PLL什么应用了？个人认为
1：两阶的Single-loop结构的Sigma-Delta调制器对基带内的频率量化噪声整形压制不足。
2：一位的量化器输出，对PFD和CP的Match要求很高，产生较大的量化噪声要求高阶的LPF（3阶），和较低的环路带宽。
3：整数分频器设计简单。
这个相对简单的结构，感觉用在相噪要求很高的无线通讯比较困难，可能用作SerDes的展频时钟可行。
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Wed Sep 24 13:44:00 2008) 提到:
不明白你的意思，mmd和pll里用的数字ds modulator完全是两个东西，什么叫替代了？
☆─────────────────────────────────────☆
gaoz (gaoz) 于 (Wed Sep 24 13:46:57 2008) 提到:
估计他的意思是数字ds modulator产生的某个输出直接当作PFD的输入，不用控制MMD产生PFD的输入了
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Wed Sep 24 14:10:06 2008) 提到:
then feedback dividers are actually integrated in DSM?
☆─────────────────────────────────────☆
gaoz (gaoz) 于 (Wed Sep 24 14:16:59 2008) 提到:
可能是这个意思，CK_VCO->PreScaler->DSM(have divider fuction)->PFD
☆─────────────────────────────────────☆
faithful (life) 于 (Wed Sep 24 19:56:17 2008) 提到:
这种不方便用作frequency synthesizer 吧
N=p*2^b/n 不好做frequency plan
对于较小的fractional number，n 和 2^b 都要很大
而且instantanious phase error 比传统结构会大的多,performance 会变差
不知这种结构有什么优点？
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Thu Sep 25 20:32:32 2008) 提到:
这种结构挺有意思的,ms是最近研究的热点啊,今年刚有一篇vco-based sigma-delta adc就是基于该原理,就是perrott那个组做的
如果N=p*2^b/n时,选择n=2^N为寄存器总的位数,就完全没有量化噪声了......,如果是别的fractional,会存在量化噪声,此时和传统结构一样,比如说/8.25,两种结构都是/8,/8,/8,/9(一阶的)
缺点我觉得主要是分辨率过低,而且高频sdm的设计较复杂,且高阶的sdm会有稳定性问题
☆─────────────────────────────────────☆
faithful (life) 于 (Thu Sep 25 20:58:33 2008) 提到:
应该是反的吧
2^b 是over-flow 的位数 n是输入小数 假设为1时 就是divider by 2^b
你说的没有量化噪声的情况是指2^b被n 整除么?
那不就是integer divider 了么...
☆─────────────────────────────────────☆
gaoz (gaoz) 于 (Thu Sep 25 21:05:36 2008) 提到:
Re
理论上，没有量化噪声应该对应整数分频，SDM输入＝0
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Thu Sep 25 21:09:23 2008) 提到:
是啊,这种结构挺有意思的,2^b被n整除就是integer-N了,但是是对ref来说的,对vco来说它还是fractional的,因为它整个的范围是(0,Fvco/2]的
☆─────────────────────────────────────☆
windtauear (M&W) 于 (Thu Sep 25 21:10:39 2008) 提到:
要是n/2^b是整数时,sdm实际上就是一个mmd,分频比为n/2^b,一阶的话
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Thu Sep 25 22:30:57 2008) 提到:
re。似乎是这样的
p 23 22:32:50 2008 修改本文·[FROM: 219.217.236]
※ FROM: 125.34.43]
※ 来源:·水木社区 http://newsmth.net·[FROM: 219.217.236]