问个OP的input mismatch的问题
时间：12-11
整理：3721RD
点击：
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Mon Jul 28 10:52:45 2008) 提到:
看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
这里有xd能解释一下么？
☆─────────────────────────────────────☆
feynman (费曼) 于 (Mon Jul 28 11:00:05 2008) 提到:
嗯，我提过不少芯片确实有这玩意，当时我还很纳闷这干吗的，原来为了改善mismatch啊
同问，长下见识。
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
yakulu (起步) 于 (Mon Jul 28 11:25:22 2008) 提到:
应该主要是为了防止opamp输入电平不要偏离共模太远
因为一旦opamp输入电平，比如前级或后级的影响导致输入共模偏离很远，
opamp就不能正常工作，这个时候如果能够把输入共模拉回来，opamp就还能正常工作
一般反偏diode一端接opamp输入，另一端接到vcomref上
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
sliter (堕落地生活) 于 (Mon Jul 28 11:26:56 2008) 提到:
人家不是说对地的反偏二极管么？
【 在 yakulu (起步) 的大作中提到: 】
: 应该主要是为了防止opamp输入电平不要偏离共模太远
: 因为一旦opamp输入电平，比如前级或后级的影响导致输入共模偏离很远，
: opamp就不能正常工作，这个时候如果能够把输入共模拉回来，opamp就还能正常工作
: ...................
☆─────────────────────────────────────☆
syracuse84 (syracuse) 于 (Mon Jul 28 12:56:10 2008) 提到:
我还以为那是local的esd呢
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Mon Jul 28 15:10:59 2008) 提到:
is it for antenna-effect guard?
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Mon Jul 28 15:18:38 2008) 提到:
应该不是，因为运放的输入管一般都很大，天线效应问题不大
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: is it for antenna-effect guard?
☆─────────────────────────────────────☆
bluesmaster (高速公路上的一条狗) 于 (Mon Jul 28 16:49:38 2008) 提到:
很多TW回来的工程师不喜欢在opamp输入端加一个到地的反偏diode
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
microant (microant) 于 (Mon Jul 28 16:55:24 2008) 提到:
这种反偏的diode我们原来是用于local CDM ESD保护用的，没听说过对mismatch有什么好处，你看到的opamp是所有的都要这样加吗？
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
zuiaiqh (Inzaghi) 于 (Mon Jul 28 16:57:05 2008) 提到:
能说一下版图上如何实现么？
大家一起猜猜
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Mon Jul 28 16:57:57 2008) 提到:
是的，不止第一级op加了，其它不连到pad的op也都是加的
【 在 microant (microant) 的大作中提到: 】
: 这种反偏的diode我们原来是用于local CDM ESD保护用的，没听说过对mismatch有什么好处，你看到的opamp是所有的都要这样加吗？
☆─────────────────────────────────────☆
zuiaiqh (Inzaghi) 于 (Mon Jul 28 17:34:33 2008) 提到:
diode和opamp在版图上的摆放位置如何？
会不会是diode某些层对于opamp的蚀刻有影响？
【 在 METech (靠谱男) 的大作中提到: 】
: 是的，不止第一级op加了，其它不连到pad的op也都是加的
☆─────────────────────────────────────☆
callmeneo (叫我尼奥) 于 (Mon Jul 28 18:48:42 2008) 提到:
防止天线效应的咚咚
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
bluesmaster (高速公路上的一条狗) 于 (Mon Jul 28 21:23:14 2008) 提到:
因为美国老牛们一开始接触的是bicmos工艺，输入管是bjt的。那个管子可能有用，做的bjt dummy.
现在大家都用cmos了，可是加diode的传统还是传了下来。这就是不求甚解的典范阿。
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
PrimeTime (static timing analysis) 于 (Mon Jul 28 22:23:30 2008) 提到:
我听到的一种说法是
和天线效应类似，没有diode在制造的时候会在gate上累积电荷
这样造成的不对称可能比其他因素大
具体是不是这样我也没对比测过。。。
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Mon Jul 28 22:47:21 2008) 提到:
输入bjt做这个有什么好处？做dummy也不用加dio吧？
【 在 bluesmaster (高速公路上的一条狗) 的大作中提到: 】
: 因为美国老牛们一开始接触的是bicmos工艺，输入管是bjt的。那个管子可能有用，做的bjt dummy.
: 现在大家都用cmos了，可是加diode的传统还是传了下来。这就是不求甚解的典范阿。
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Mon Jul 28 22:50:15 2008) 提到:
这个听着靠谱，呵呵
gate上积累电荷会导致加工过程对 对管 不对称？
如果是为了在加工过程中泄放电荷，应该是加双向吧，到vdd和到gnd都应该有？
【 在 PrimeTime (static timing analysis) 的大作中提到: 】
: 我听到的一种说法是
: 和天线效应类似，没有diode在制造的时候会在gate上累积电荷
: 这样造成的不对称可能比其他因素大
: ...................
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Mon Jul 28 23:15:43 2008) 提到:
这个听着比较靠普
不过可能工艺进步了 可能 赫赫
【 在 PrimeTime (static timing analysis) 的大作中提到: 】
: 我听到的一种说法是
: 和天线效应类似，没有diode在制造的时候会在gate上累积电荷
: 这样造成的不对称可能比其他因素大
: ...................
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Mon Jul 28 23:50:54 2008) 提到:
可是在铺金属的时候晶体管已经制造好了啊...
【 在 gabbana (Dolce&Gabbana) 的大作中提到: 】
: : :
: 这个听着比较靠普
: 不过可能工艺进步了 可能 赫赫
:
: 【 在 PrimeTime (static timing analysis) 的大作中提到: 】
: : 我听到的一种说法是
: : 和天线效应类似，没有diode在制造的时候会在gate上累积电荷
: : 这样造成的不对称可能比其他因素大
: : ...................
:
: --
:
: ※ 来源:·水木社区 newsmth.net·[FROM: 123.112.100]
☆─────────────────────────────────────☆
totowo (托托巫) 于 (Mon Jul 28 23:52:00 2008) 提到:
所以会通过它泻放掉不会累积，是这个意思么
【 在 chip (笑叹词穷) 的大作中提到: 】
: 可是在铺金属的时候晶体管已经制造好了啊...
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Mon Jul 28 23:57:36 2008) 提到:
不懂了 得问问工艺的人 看看到底有没有影响了
【 在 chip (笑叹词穷) 的大作中提到: 】
: 可是在铺金属的时候晶体管已经制造好了啊...
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Mon Jul 28 23:57:49 2008) 提到:
我理解是这样的，但是因为泄放掉的时候晶体管已经制造好了，不知道为什么还能提高match...
【 在 totowo (托托巫) 的大作中提到: 】
: 所以会通过它泻放掉不会累积，是这个意思么
☆─────────────────────────────────────☆
silencai (彼此无助~~7年,多么幸运和你们一起走~:) 于 (Tue Jul 29 12:42:39 2008) 提到:
在cmos下也是可以做diode的，一般在为了mismatch，会在mos管边上做mos dummy，
不过假如不确定最靠外侧的边是source还是drain，dummy mos就可以用diode来代替了。
这样子不用得到layout再确定dummy mos的连接了。个人觉得这个diode就是dummy mos
【 在 bluesmaster (高速公路上的一条狗) 的大作中提到: 】
: 因为美国老牛们一开始接触的是bicmos工艺，输入管是bjt的。那个管子可能有用，做的bjt dummy.
: 现在大家都用cmos了，可是加diode的传统还是传了下来。这就是不求甚解的典范阿。
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Tue Jul 29 13:10:49 2008) 提到:
【 在 silencai (彼此无助~~7年,多么幸运和你们一起走~:) 的大作中提到: 】
: 在cmos下也是可以做diode的，一般在为了mismatch，会在mos管边上做mos dummy，
: 不过假如不确定最靠外侧的边是source还是drain，dummy mos就可以用diode来代替了。
: 这样子不用得到layout再确定dummy mos的连接了。个人觉得这个diode就是dummy mos
不是很明白，解释一下吧，呵呵
: ...................
☆─────────────────────────────────────☆
silencai (彼此无助~~7年,多么幸运和你们一起走~:) 于 (Tue Jul 29 13:20:51 2008) 提到:
一般dummy mos的一端是和输入对管share的，这一端通常是source，但也有可能因为其他原因做成drain，在电路的画法上就需要专门的提示了。而diode就是另外的一端，不用考虑share的那一端。
【 在 chip (笑叹词穷) 的大作中提到: 】
: 不是很明白，解释一下吧，呵呵
☆─────────────────────────────────────☆
feynman (费曼) 于 (Tue Jul 29 13:28:59 2008) 提到:
好像未必吧
输入对管一般很少就1个1个吧，至少也要2个2个
如果画成这样
||
||
你那个dummy的diode要怎么画呢？
【 在 silencai (彼此无助~~7年,多么幸运和你们一起走~:) 的大作中提到: 】
: 在cmos下也是可以做diode的，一般在为了mismatch，会在mos管边上做mos dummy，
: 不过假如不确定最靠外侧的边是source还是drain，dummy mos就可以用diode来代替了。
: 这样子不用得到layout再确定dummy mos的连接了。个人觉得这个diode就是dummy mos
☆─────────────────────────────────────☆
stoned (GGXMMXGG) 于 (Tue Jul 29 19:04:16 2008) 提到:
layout上面S和D不是不区分么
讨论这么多觉得这个管子确实值得加：
1，可以放掉天线效应上的电荷，
【 在 caochanghua (N/A) 的大作中提到: 】
:现在的集成路已经几乎不使用湿法刻蚀了，一般都是等离子干法刻蚀，与等离子接触的时候就会积累电荷，所以只有在刻蚀过程中才有天线效应的问题，天线效应对应于该层金属面积（包括侧面）。既然刻蚀是从底层往高层，一层层做的，在做底层金属的时候，大面积的底层金属与MOS管的栅极并不相连，所以天线问题不严重。同样做高层金属的时候，高层技术只是一个桥接而已，面积很小，而底层金属虽然面积很大，但是与等离子体没有直接接触，不积累电荷，所以就没有天线问题了，
当然啦，最有效的还是接一个diode到衬底。
2，layout的时候可以当作dummy mos来画。
而且有些工具提供自动生成dummy的功能，其中一端就是share的。
3，local esd？
个人意见
【 在 silencai (彼此无助~~7年,多么幸运和你们一起走~:) 的大作中提到: 】
: 一般dummy mos的一端是和输入对管share的，这一端通常是source，但也有可能因为其他原因做成drain，在电路的画法上就需要专门的提示了。而diode就是另外的一端，不用考虑share的那一端。
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Tue Jul 29 21:05:27 2008) 提到:
怎么放掉天线效应上的电荷？
【 在 stoned (GGXMMXGG) 的大作中提到: 】
: layout上面S和D不是不区分么
: 讨论这么多觉得这个管子确实值得加：
: 1，可以放掉天线效应上的电荷，
: ...................
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Thu Jul 31 11:15:03 2008) 提到:
今天在一本书上看到seal ring的用途，说到加工metal时候会引入碱金属污染，尤其是na
，积累在oxide后，使mosfets的vth变化很大。
不知道这种接法是不是有这方面的考虑
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
concertoI (河马) 于 (Thu Jul 31 23:56:05 2008) 提到:
真是mismatch吗？我觉得可能是cdm esd保护吧
在每个op输入都会加
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
METech (靠谱男) 于 (Mon Jul 28 10:52:45 2008) 提到:
看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
这里有xd能解释一下么？
☆─────────────────────────────────────☆
feynman (费曼) 于 (Mon Jul 28 11:00:05 2008) 提到:
嗯，我提过不少芯片确实有这玩意，当时我还很纳闷这干吗的，原来为了改善mismatch啊
同问，长下见识。
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
yakulu (起步) 于 (Mon Jul 28 11:25:22 2008) 提到:
应该主要是为了防止opamp输入电平不要偏离共模太远
因为一旦opamp输入电平，比如前级或后级的影响导致输入共模偏离很远，
opamp就不能正常工作，这个时候如果能够把输入共模拉回来，opamp就还能正常工作
一般反偏diode一端接opamp输入，另一端接到vcomref上
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
sliter (堕落地生活) 于 (Mon Jul 28 11:26:56 2008) 提到:
人家不是说对地的反偏二极管么？
【 在 yakulu (起步) 的大作中提到: 】
: 应该主要是为了防止opamp输入电平不要偏离共模太远
: 因为一旦opamp输入电平，比如前级或后级的影响导致输入共模偏离很远，
: opamp就不能正常工作，这个时候如果能够把输入共模拉回来，opamp就还能正常工作
: ...................
☆─────────────────────────────────────☆
syracuse84 (syracuse) 于 (Mon Jul 28 12:56:10 2008) 提到:
我还以为那是local的esd呢
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Mon Jul 28 15:10:59 2008) 提到:
is it for antenna-effect guard?
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Mon Jul 28 15:18:38 2008) 提到:
应该不是，因为运放的输入管一般都很大，天线效应问题不大
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: is it for antenna-effect guard?
☆─────────────────────────────────────☆
bluesmaster (高速公路上的一条狗) 于 (Mon Jul 28 16:49:38 2008) 提到:
很多TW回来的工程师不喜欢在opamp输入端加一个到地的反偏diode
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
microant (microant) 于 (Mon Jul 28 16:55:24 2008) 提到:
这种反偏的diode我们原来是用于local CDM ESD保护用的，没听说过对mismatch有什么好处，你看到的opamp是所有的都要这样加吗？
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
zuiaiqh (Inzaghi) 于 (Mon Jul 28 16:57:05 2008) 提到:
能说一下版图上如何实现么？
大家一起猜猜
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Mon Jul 28 16:57:57 2008) 提到:
是的，不止第一级op加了，其它不连到pad的op也都是加的
【 在 microant (microant) 的大作中提到: 】
: 这种反偏的diode我们原来是用于local CDM ESD保护用的，没听说过对mismatch有什么好处，你看到的opamp是所有的都要这样加吗？
☆─────────────────────────────────────☆
zuiaiqh (Inzaghi) 于 (Mon Jul 28 17:34:33 2008) 提到:
diode和opamp在版图上的摆放位置如何？
会不会是diode某些层对于opamp的蚀刻有影响？
【 在 METech (靠谱男) 的大作中提到: 】
: 是的，不止第一级op加了，其它不连到pad的op也都是加的
☆─────────────────────────────────────☆
callmeneo (叫我尼奥) 于 (Mon Jul 28 18:48:42 2008) 提到:
防止天线效应的咚咚
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
bluesmaster (高速公路上的一条狗) 于 (Mon Jul 28 21:23:14 2008) 提到:
因为美国老牛们一开始接触的是bicmos工艺，输入管是bjt的。那个管子可能有用，做的bjt dummy.
现在大家都用cmos了，可是加diode的传统还是传了下来。这就是不求甚解的典范阿。
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
☆─────────────────────────────────────☆
PrimeTime (static timing analysis) 于 (Mon Jul 28 22:23:30 2008) 提到:
我听到的一种说法是
和天线效应类似，没有diode在制造的时候会在gate上累积电荷
这样造成的不对称可能比其他因素大
具体是不是这样我也没对比测过。。。
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Mon Jul 28 22:47:21 2008) 提到:
输入bjt做这个有什么好处？做dummy也不用加dio吧？
【 在 bluesmaster (高速公路上的一条狗) 的大作中提到: 】
: 因为美国老牛们一开始接触的是bicmos工艺，输入管是bjt的。那个管子可能有用，做的bjt dummy.
: 现在大家都用cmos了，可是加diode的传统还是传了下来。这就是不求甚解的典范阿。
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Mon Jul 28 22:50:15 2008) 提到:
这个听着靠谱，呵呵
gate上积累电荷会导致加工过程对 对管 不对称？
如果是为了在加工过程中泄放电荷，应该是加双向吧，到vdd和到gnd都应该有？
【 在 PrimeTime (static timing analysis) 的大作中提到: 】
: 我听到的一种说法是
: 和天线效应类似，没有diode在制造的时候会在gate上累积电荷
: 这样造成的不对称可能比其他因素大
: ...................
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Mon Jul 28 23:15:43 2008) 提到:
这个听着比较靠普
不过可能工艺进步了 可能 赫赫
【 在 PrimeTime (static timing analysis) 的大作中提到: 】
: 我听到的一种说法是
: 和天线效应类似，没有diode在制造的时候会在gate上累积电荷
: 这样造成的不对称可能比其他因素大
: ...................
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Mon Jul 28 23:50:54 2008) 提到:
可是在铺金属的时候晶体管已经制造好了啊...
【 在 gabbana (Dolce&Gabbana) 的大作中提到: 】
: : :
: 这个听着比较靠普
: 不过可能工艺进步了 可能 赫赫
:
: 【 在 PrimeTime (static timing analysis) 的大作中提到: 】
: : 我听到的一种说法是
: : 和天线效应类似，没有diode在制造的时候会在gate上累积电荷
: : 这样造成的不对称可能比其他因素大
: : ...................
:
: --
:
: ※ 来源:·水木社区 newsmth.net·[FROM: 123.112.100]
☆─────────────────────────────────────☆
totowo (托托巫) 于 (Mon Jul 28 23:52:00 2008) 提到:
所以会通过它泻放掉不会累积，是这个意思么
【 在 chip (笑叹词穷) 的大作中提到: 】
: 可是在铺金属的时候晶体管已经制造好了啊...
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Mon Jul 28 23:57:36 2008) 提到:
不懂了 得问问工艺的人 看看到底有没有影响了
【 在 chip (笑叹词穷) 的大作中提到: 】
: 可是在铺金属的时候晶体管已经制造好了啊...
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Mon Jul 28 23:57:49 2008) 提到:
我理解是这样的，但是因为泄放掉的时候晶体管已经制造好了，不知道为什么还能提高match...
【 在 totowo (托托巫) 的大作中提到: 】
: 所以会通过它泻放掉不会累积，是这个意思么
☆─────────────────────────────────────☆
silencai (彼此无助~~7年,多么幸运和你们一起走~:) 于 (Tue Jul 29 12:42:39 2008) 提到:
在cmos下也是可以做diode的，一般在为了mismatch，会在mos管边上做mos dummy，
不过假如不确定最靠外侧的边是source还是drain，dummy mos就可以用diode来代替了。
这样子不用得到layout再确定dummy mos的连接了。个人觉得这个diode就是dummy mos
【 在 bluesmaster (高速公路上的一条狗) 的大作中提到: 】
: 因为美国老牛们一开始接触的是bicmos工艺，输入管是bjt的。那个管子可能有用，做的bjt dummy.
: 现在大家都用cmos了，可是加diode的传统还是传了下来。这就是不求甚解的典范阿。
☆─────────────────────────────────────☆
chip (笑叹词穷) 于 (Tue Jul 29 13:10:49 2008) 提到:
【 在 silencai (彼此无助~~7年,多么幸运和你们一起走~:) 的大作中提到: 】
: 在cmos下也是可以做diode的，一般在为了mismatch，会在mos管边上做mos dummy，
: 不过假如不确定最靠外侧的边是source还是drain，dummy mos就可以用diode来代替了。
: 这样子不用得到layout再确定dummy mos的连接了。个人觉得这个diode就是dummy mos
不是很明白，解释一下吧，呵呵
: ...................
☆─────────────────────────────────────☆
silencai (彼此无助~~7年,多么幸运和你们一起走~:) 于 (Tue Jul 29 13:20:51 2008) 提到:
一般dummy mos的一端是和输入对管share的，这一端通常是source，但也有可能因为其他原因做成drain，在电路的画法上就需要专门的提示了。而diode就是另外的一端，不用考虑share的那一端。
【 在 chip (笑叹词穷) 的大作中提到: 】
: 不是很明白，解释一下吧，呵呵
☆─────────────────────────────────────☆
feynman (费曼) 于 (Tue Jul 29 13:28:59 2008) 提到:
好像未必吧
输入对管一般很少就1个1个吧，至少也要2个2个
如果画成这样
||
||
你那个dummy的diode要怎么画呢？
【 在 silencai (彼此无助~~7年,多么幸运和你们一起走~:) 的大作中提到: 】
: 在cmos下也是可以做diode的，一般在为了mismatch，会在mos管边上做mos dummy，
: 不过假如不确定最靠外侧的边是source还是drain，dummy mos就可以用diode来代替了。
: 这样子不用得到layout再确定dummy mos的连接了。个人觉得这个diode就是dummy mos
☆─────────────────────────────────────☆
stoned (GGXMMXGG) 于 (Tue Jul 29 19:04:16 2008) 提到:
layout上面S和D不是不区分么
讨论这么多觉得这个管子确实值得加：
1，可以放掉天线效应上的电荷，
【 在 caochanghua (N/A) 的大作中提到: 】
:现在的集成路已经几乎不使用湿法刻蚀了，一般都是等离子干法刻蚀，与等离子接触的时候就会积累电荷，所以只有在刻蚀过程中才有天线效应的问题，天线效应对应于该层金属面积（包括侧面）。既然刻蚀是从底层往高层，一层层做的，在做底层金属的时候，大面积的底层金属与MOS管的栅极并不相连，所以天线问题不严重。同样做高层金属的时候，高层技术只是一个桥接而已，面积很小，而底层金属虽然面积很大，但是与等离子体没有直接接触，不积累电荷，所以就没有天线问题了，
当然啦，最有效的还是接一个diode到衬底。
2，layout的时候可以当作dummy mos来画。
而且有些工具提供自动生成dummy的功能，其中一端就是share的。
3，local esd？
个人意见
【 在 silencai (彼此无助~~7年,多么幸运和你们一起走~:) 的大作中提到: 】
: 一般dummy mos的一端是和输入对管share的，这一端通常是source，但也有可能因为其他原因做成drain，在电路的画法上就需要专门的提示了。而diode就是另外的一端，不用考虑share的那一端。
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Tue Jul 29 21:05:27 2008) 提到:
怎么放掉天线效应上的电荷？
【 在 stoned (GGXMMXGG) 的大作中提到: 】
: layout上面S和D不是不区分么
: 讨论这么多觉得这个管子确实值得加：
: 1，可以放掉天线效应上的电荷，
: ...................
☆─────────────────────────────────────☆
METech (靠谱男) 于 (Thu Jul 31 11:15:03 2008) 提到:
今天在一本书上看到seal ring的用途，说到加工metal时候会引入碱金属污染，尤其是na
，积累在oxide后，使mosfets的vth变化很大。
不知道这种接法是不是有这方面的考虑
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？
: ...................
☆─────────────────────────────────────☆
concertoI (河马) 于 (Thu Jul 31 23:56:05 2008) 提到:
真是mismatch吗？我觉得可能是cdm esd保护吧
在每个op输入都会加
【 在 METech (靠谱男) 的大作中提到: 】
: 看到很多美国回来的工程师喜欢在opamp输入端加一个到地的反偏diode
: 说会改善mismatch问题，问他们为啥他们也说不清楚，说是美国的老牛都这样
: 这里有xd能解释一下么？