关于PLL中一句话的理解

频率或者相位能否稳定就看输入阶跃响应，终态频率差或者相位差就看s趋于零时的s*/(1+G(s))*Vi,对相位来说Vi=delta/s,对频率来说Vi=delta/s^2,对type 2来说G(s)分母上有s^2，移到分子上总共s^3，所以对阶跃响应无论频率差或者相位差最终都是零。呵呵我觉得也没说清楚，你可以推一下
type 4的pfd就是三态吗？我觉得deadzone只能设法减小，不能消除吧，slow circuit是说延时吗？它只能消除pfd引起的deadzone，还有cp的开关速度也会有影响的，这个取决于cp的结构

为什么是s趋于无穷大？按照终值定理应该是s趋于0时候的sH(s)值吧..

第一个好像是有点理解了，谢谢啦
我感觉这里的slow circuit是慢逻辑的意思，但是想不通为什么。。。

应该用从输入到PFD输出的传递函数（相位误差）吧，是s*He(s)*Vi     （He(s)=s*Kd/(1+G(s))），这样对于频率来说，分子分母乘以s^2，s->0时，趋近于常数；而对于相位来说，分子分母乘以s，s->0时，趋近于0（常数）

一般的推导应该不是PFD的输出，直接就是PFD两输入的差...

但是这里有因果关系吗？因为有极点就会锁定？没极点，少几个极点不是更好吗？

这里的极点指的是s=0的极点，在相位阶跃和频率阶跃时，稳态相位误差是否为零，与存在几个零极点有密切关系。其实就是PLL的“型”或者“类”。这个零极点对锁相环的性能起很重要的作用。

原文说的是由于有两个极点而能锁定，而不是由于有两个极点导致稳态误差为0
我没觉得原文有什么因果逻辑。。。

原文说的不是能锁定吧，type 1也能锁定的......

原文的意思好像就是说因为有两个极点，相位和频率在稳态时保持常数，
不就是说锁定吗？
是不是原文并不准确，本来是无因果两句话的，这也有可能阿，专业书籍不是
语法书。