微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 问一下cadence仿真

问一下cadence仿真

时间:12-11 整理:3721RD 点击:
用某个公司提供的digital standard library
他们把电路图和版图都给加密了
现在想在cadence virtuoso里面仿真那些数字模块(INV, XOR, NAND, etc)
没有电路图, 只有cmos_sch格式的"Cellview for black box netlisting"
我试了Spectreverilog, 说这个不是digital block, 不能仿真
直接用Spctre生成的netlist, 那些数字模块都是空的
有没有什么办法仿真?
多谢

spectre应该可以仿
把生成的netlist文件里面提到数字子模块全删掉
然后include那个sch文件就可以了
(让仿真器自己去找)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top