calibre做lvs时layout中提不出port，谁遇见过么

其他的都通过了
cdl文件的port数是对的
但报告说layout里面提出来的port数是0
哪位遇见过这样的情况？请赐教
ps：layout里面对端口都用正确的层进行过标注，而且位置也是正确的

你是用打平的网表吗？打平的时候有没有把底层电路的label删掉？否则打平后会到最顶层，这样在一个net上就有可能有两个或多个label

应该不会，如果是1是哪一个port呢？任选一个？
呵呵，猜的