Re: 请教几个vco相关问题
时间：12-11
整理：3721RD
点击：
只能说点我知道的情况，公司的一个项目PLL 用TSPC分频，仿真到3G肯定没问题，SMIC .18RF工艺
不加buf原则上可以
不过scl输入的寄生电容可能有点大
看你的具体情况了
一般LC的输出到divider的距离比较远,中间的寄生电容影响比较大,应该加buffer,我觉得buffer的尺寸很重要,isscc2007有一篇65nm的broadband receiver,提高对buffer的尺寸进行改进,功耗可以降低,没太仔细看,你可以查下
合理设计SCL的尺寸，buffer功耗并不大，SCL输出基本可以rail to rail的，加一个反相器
输出整形足够了