微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教DC问题

请教DC问题

时间:12-11 整理:3721RD 点击:
Design Compile时,出下面的Warning,好像没有什么问题,不过不理解是什么意思,请那位指教一下,谢谢。
Warning: A non-unate path in clock network for clock 'cgdrCLK100'

好像没有,只有MUX和AND。那个Warning的意思是什么意思?一般哪些情况下会有这个Warning?

non-unate指类似XOR这种逻辑
DC没法propagat clock
对于MUX什么的set_case_analyse

... DC当然可以propagate clock through non-unate arcs

anyway, By default, Design Compiler propagates both positive unate clock paths and negative unate clock paths through the non-unate clock network,
which resluts half-cycle setup paths

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top