VCO和divider的问题
时间：12-11
整理：3721RD
点击：
☆─────────────────────────────────────☆
Donaldtt (RFIC学习中......) 于 (Mon Sep 3 14:03:21 2007) 提到:
LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Mon Sep 3 15:07:55 2007) 提到:
视具体情况，可要可不要
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
jiangfire (顶天立地) 于 (Mon Sep 3 17:07:38 2007) 提到:
我觉得是看电源和对jitter的要求吧
通常来说buffer越少越好
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Mon Sep 3 19:11:30 2007) 提到:
仿一下不就知道了么
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Mon Sep 3 23:53:03 2007) 提到:
这个divider就有buffer的作用,论文里有说的,记不清哪篇了,应该是wlan的
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
fallangel (RFIC) 于 (Wed Sep 5 12:28:14 2007) 提到:
看相位噪声的要求，一般不需要，div2的相噪是个瓶颈，VCO输出后经过div2相位噪声会恶化不少，在相噪要求很高的系统，这部分的设计绝对是个挑战；
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Wed Sep 5 19:44:09 2007) 提到:
div2后会恶化么？
不应该吧
【 在 fallangel (RFIC) 的大作中提到: 】
: 看相位噪声的要求，一般不需要，div2的相噪是个瓶颈，VCO输出后经过div2相位噪声会恶化不少，在相噪要求很高的系统，这部分的设计绝对是个挑战；
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Wed Sep 5 20:48:58 2007) 提到:
vco-div2-lobuf,lobuf should try best to filt noise from div2
【 在 fallangel (RFIC) 的大作中提到: 】
: 看相位噪声的要求，一般不需要，div2的相噪是个瓶颈，VCO输出后经过div2相位噪声会恶化不少，在相噪要求很高的系统，这部分的设计绝对是个挑战；
☆─────────────────────────────────────☆
Donaldtt (RFIC学习中......) 于 (Thu Sep 6 08:34:08 2007) 提到:
理论上div2会将vco的相位噪声优化6db,当然这是忽略了div2本身引入的噪声,如果考虑div2引入的相噪,也不至于会恶化vco的相噪吧?
【 在 fallangel (RFIC) 的大作中提到: 】
: 看相位噪声的要求，一般不需要，div2的相噪是个瓶颈，VCO输出后经过div2相位噪声会恶化不少，在相噪要求很高的系统，这部分的设计绝对是个挑战；
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Thu Sep 6 09:54:06 2007) 提到:
呵呵，您的理论和实际还是有很大距离的。高频时div2的确容易成为noise和mismatch的来源。首先，因为目前一般的div2结构都是双analog Flipflop,尾电流源最好应处在临界开关状态，它会反复冲击VDD/GND，带来对它们的污染。其次，它是IQ的来源，它的mismatch做的不好会影响IQ间的匹配，给后面的一堆电路直到digital baseband带来严重影响。
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: 理论上div2会将vco的相位噪声优化6db,当然这是忽略了div2本身引入的噪声,如果考虑div2引入的相噪,也不至于会恶化vco的相噪吧?
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Thu Sep 6 11:43:19 2007) 提到:
phase noise经过div2确实会减小6dB,但是考虑到pll的反馈，实际上对vco的输出pn冲击更大，因为divider chain的贡献的总噪声是以N^2的乘积反馈回去的，paper中有详细的推导，一部分噪声叠加，一部分噪声与delta(f)的平方成反比
要说对vdd/gnd，vco的影响更大，相对vco而言，div2本身的噪声确实要小不少，但是经过反馈影响就很大了，但是divider chain的噪声实际上是由最后一级决定，适当的优化还是可以将div2的影响降至最低的
iq的mismatch主要贡献spur
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 呵呵，您的理论和实际还是有很大距离的。高频时div2的确容易成为noise和mismatch的来源。首先，因为目前一般的div2结构都是双analog Flipflop,尾电流源最好应处在临界开关状态，它会反复冲击VDD/GND，带来对它们的污染。其次，它是IQ的来源，它的mismatch做的不好会影响IQ间的匹配，给后面的一堆电路直到digital baseband带来严重影响。
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Thu Sep 6 14:15:15 2007) 提到:
您说的这个，我是不是也可以理解为：经过divier chain,inband noise rms*2，VCO noise rms/2,但是inband noise是起主导作用的，所以实际上恶化noise的可能性更大
【 在 windtauear (windtauear) 的大作中提到: 】
: phase noise经过div2确实会减小6dB,但是考虑到pll的反馈，实际上对vco的输出pn冲击更大，因为divider chain的贡献的总噪声是以N^2的乘积反馈回去的，paper中有详细的推导，一部分噪声叠加，一部分噪声与delta(f)的平方成反比
: 要说对vdd/gnd，vco的影响更大，相对vco而言，div2本身的噪声确实要小不少，但是经过反馈影响就很大了，但是divider chain的噪声实际上是由最后一级决定，适当的优化还是可以将div2的影响降至最低的
: iq的mismatch主要贡献spur
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Thu Sep 6 18:06:56 2007) 提到:
假设div2的pn为l1，经过后面的divider chain变为l1/(N/2)^2,divider chain pn的环路增益为N，因此在vco的输出端为l1*4，其实把divider和vco的噪声单独考虑就可以了，vco的噪声经过divider减小6dB与divider的噪声没有关系，主要看divider本身的噪声对vco的输出有没有影响。
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 您说的这个，我是不是也可以理解为：经过divier chain,inband noise rms*2，VCO noise rms/2,但是inband noise是起主导作用的，所以实际上恶化noise的可能性更大
☆─────────────────────────────────────☆
limper (暖壶) 于 (Thu Sep 6 22:25:42 2007) 提到:
我记得kent kurt把反馈分频器1/N建模成相位噪声+lgN，不记得是不是这样了，反正这
个影响很小，测输出的jitter基本看不出来
【 在 windtauear (windtauear) 的大作中提到: 】
: 假设div2的pn为l1，经过后面的divider chain变为l1/(N/2)^2,divider chain pn的环路增益为N，因此在vco的输出端为l1*4，其实把divider和vco的噪声单独考虑就可以了，vco的噪声经过divider减小6dB与divider的噪声没有关系，主要看divider本身的噪声对vco的输出有没有影响
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Thu Sep 6 23:37:12 2007) 提到:
设计不好的话还是很严重的，比如现在的div32/33做到-160dBc/Hz（几百kHz),到vco输出端就只有-130dBc/Hz了
【 在 limper (暖壶) 的大作中提到: 】
: 我记得kent kurt把反馈分频器1/N建模成相位噪声+lgN，不记得是不是这样了，反正这
: 个影响很小，测输出的jitter基本看不出来
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Fri Sep 7 10:00:29 2007) 提到:
I got it. The same meaning
【 在 windtauear (windtauear) 的大作中提到: 】
: 假设div2的pn为l1，经过后面的divider chain变为l1/(N/2)^2,divider chain pn的环路增益为N，因此在vco的输出端为l1*4，其实把divider和vco的噪声单独考虑就可以了，vco的噪声经过divider减小6dB与divider的噪声没有关系，主要看divider本身的噪声对vco的输出有没有影响。
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Fri Sep 7 10:03:41 2007) 提到:
是因为vco没有做好吧？
我仿真的时候每次基本上都是下降5-6db的样子
【 在 windtauear (windtauear) 的大作中提到: 】
: 设计不好的话还是很严重的，比如现在的div32/33做到-160dBc/Hz（几百kHz),到vco输出端就只有-130dBc/Hz了
☆─────────────────────────────────────☆
chip (一夜秋寒知冷暖) 于 (Fri Sep 7 11:14:41 2007) 提到:
需要I/Q输出的话，二分频应该是最好的选择之一了吧 ...
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 呵呵，您的理论和实际还是有很大距离的。高频时div2的确容易成为noise和mismatch的来源。首先，因为目前一般的div2结构都是双analog Flipflop,尾电流源最好应处在临界开关状态，它会反复冲击VDD/GND，带来对它们的污染。其次，它是IQ的来源，它的mismatch做的不好会影响
☆─────────────────────────────────────☆
chip (一夜秋寒知冷暖) 于 (Fri Sep 7 11:20:10 2007) 提到:
这个要看具体的应用了，不一定带内噪声占主导地位，其实问题的焦点是让PLL工作在我们需要频率的2倍时相位噪声比直接工作在目标频率上如何，我觉得设计合理的话应该不会有大的变化，另外工作在2倍频有很多好处，比如LCVCO的面积会变小，I／Q输出比较好处理等
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 您说的这个，我是不是也可以理解为：经过divier chain,inband noise rms*2，VCO noise rms/2,但是inband noise是起主导作用的，所以实际上恶化noise的可能性更大
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Fri Sep 7 12:04:13 2007) 提到:
还有pulling阿
射频系统应该不会工作在目标频率上的
【 在 chip (一夜秋寒知冷暖) 的大作中提到: 】
: 这个要看具体的应用了，不一定带内噪声占主导地位，其实问题的焦点是让PLL工作在我们需要频率的2倍时相位噪声比直接工作在目标频率上如何，我觉得设计合理的话应该不会有大的变化，另外工作在2倍频有很多好处，比如LCVCO的面积会变小，I／Q输出比较好处理等
☆─────────────────────────────────────☆
chip (一夜秋寒知冷暖) 于 (Fri Sep 7 12:18:39 2007) 提到:
o，对了，呵呵，可是如果PA不集成的话还有什么大的pulling因素？
【 在 gabbana (Dolce&Gabbana) 的大作中提到: 】
: 还有pulling阿
: 射频系统应该不会工作在目标频率上的
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Fri Sep 7 12:21:02 2007) 提到:
不集成也玄
基本没有在目标频率的系统
gsm wlan bt都没有
【 在 chip (一夜秋寒知冷暖) 的大作中提到: 】
: o，对了，呵呵，可是如果PA不集成的话还有什么大的pulling因素？
☆─────────────────────────────────────☆
faithful (可以) 于 (Fri Sep 7 15:28:38 2007) 提到:
div/2 在loop 外，哪来的反馈？
【 在 windtauear (windtauear) 的大作中提到: 】
: phase noise经过div2确实会减小6dB,但是考虑到pll的反馈，实际上对vco的输出pn冲击更大，因为divider chain的贡献的总噪声是以N^2的乘积反馈回去的，paper中有详细的推导，一部分噪声叠加，一部分噪声与delta(f)的平方成反比
: 要说对vdd/gnd，vco的影响更大，相对vco而言，div2本身的噪声确实要小不少，但是经过反馈影响就很大了，但是divider chain的噪声实际上是由最后一级决定，适当的优化还是可以将div2的影响降至最低的
: iq的mismatch主要贡献spur
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Fri Sep 7 16:56:30 2007) 提到:
divider功耗很大的,呵呵
【 在 faithful (可以) 的大作中提到: 】
: div/2 在loop 外，哪来的反馈？
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Fri Sep 7 22:38:23 2007) 提到:
.13就不大了
90ns 65ns更小
【 在 windtauear (windtauear) 的大作中提到: 】
: divider功耗很大的,呵呵
Donaldtt (RFIC学习中......) 于 (Mon Sep 3 14:03:21 2007) 提到:
LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Mon Sep 3 15:07:55 2007) 提到:
视具体情况，可要可不要
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
jiangfire (顶天立地) 于 (Mon Sep 3 17:07:38 2007) 提到:
我觉得是看电源和对jitter的要求吧
通常来说buffer越少越好
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Mon Sep 3 19:11:30 2007) 提到:
仿一下不就知道了么
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Mon Sep 3 23:53:03 2007) 提到:
这个divider就有buffer的作用,论文里有说的,记不清哪篇了,应该是wlan的
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
fallangel (RFIC) 于 (Wed Sep 5 12:28:14 2007) 提到:
看相位噪声的要求，一般不需要，div2的相噪是个瓶颈，VCO输出后经过div2相位噪声会恶化不少，在相噪要求很高的系统，这部分的设计绝对是个挑战；
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: LC结构的RF VCO,工作在2倍频率,然后用divider by 2得到所需频率(大概1.5GHz的样子),那么VCO和divider by 2 之间是否需要buffer? 有经验的大牛给点建议,谢谢!
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Wed Sep 5 19:44:09 2007) 提到:
div2后会恶化么？
不应该吧
【 在 fallangel (RFIC) 的大作中提到: 】
: 看相位噪声的要求，一般不需要，div2的相噪是个瓶颈，VCO输出后经过div2相位噪声会恶化不少，在相噪要求很高的系统，这部分的设计绝对是个挑战；
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Wed Sep 5 20:48:58 2007) 提到:
vco-div2-lobuf,lobuf should try best to filt noise from div2
【 在 fallangel (RFIC) 的大作中提到: 】
: 看相位噪声的要求，一般不需要，div2的相噪是个瓶颈，VCO输出后经过div2相位噪声会恶化不少，在相噪要求很高的系统，这部分的设计绝对是个挑战；
☆─────────────────────────────────────☆
Donaldtt (RFIC学习中......) 于 (Thu Sep 6 08:34:08 2007) 提到:
理论上div2会将vco的相位噪声优化6db,当然这是忽略了div2本身引入的噪声,如果考虑div2引入的相噪,也不至于会恶化vco的相噪吧?
【 在 fallangel (RFIC) 的大作中提到: 】
: 看相位噪声的要求，一般不需要，div2的相噪是个瓶颈，VCO输出后经过div2相位噪声会恶化不少，在相噪要求很高的系统，这部分的设计绝对是个挑战；
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Thu Sep 6 09:54:06 2007) 提到:
呵呵，您的理论和实际还是有很大距离的。高频时div2的确容易成为noise和mismatch的来源。首先，因为目前一般的div2结构都是双analog Flipflop,尾电流源最好应处在临界开关状态，它会反复冲击VDD/GND，带来对它们的污染。其次，它是IQ的来源，它的mismatch做的不好会影响IQ间的匹配，给后面的一堆电路直到digital baseband带来严重影响。
【 在 Donaldtt (RFIC学习中......) 的大作中提到: 】
: 理论上div2会将vco的相位噪声优化6db,当然这是忽略了div2本身引入的噪声,如果考虑div2引入的相噪,也不至于会恶化vco的相噪吧?
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Thu Sep 6 11:43:19 2007) 提到:
phase noise经过div2确实会减小6dB,但是考虑到pll的反馈，实际上对vco的输出pn冲击更大，因为divider chain的贡献的总噪声是以N^2的乘积反馈回去的，paper中有详细的推导，一部分噪声叠加，一部分噪声与delta(f)的平方成反比
要说对vdd/gnd，vco的影响更大，相对vco而言，div2本身的噪声确实要小不少，但是经过反馈影响就很大了，但是divider chain的噪声实际上是由最后一级决定，适当的优化还是可以将div2的影响降至最低的
iq的mismatch主要贡献spur
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 呵呵，您的理论和实际还是有很大距离的。高频时div2的确容易成为noise和mismatch的来源。首先，因为目前一般的div2结构都是双analog Flipflop,尾电流源最好应处在临界开关状态，它会反复冲击VDD/GND，带来对它们的污染。其次，它是IQ的来源，它的mismatch做的不好会影响IQ间的匹配，给后面的一堆电路直到digital baseband带来严重影响。
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Thu Sep 6 14:15:15 2007) 提到:
您说的这个，我是不是也可以理解为：经过divier chain,inband noise rms*2，VCO noise rms/2,但是inband noise是起主导作用的，所以实际上恶化noise的可能性更大
【 在 windtauear (windtauear) 的大作中提到: 】
: phase noise经过div2确实会减小6dB,但是考虑到pll的反馈，实际上对vco的输出pn冲击更大，因为divider chain的贡献的总噪声是以N^2的乘积反馈回去的，paper中有详细的推导，一部分噪声叠加，一部分噪声与delta(f)的平方成反比
: 要说对vdd/gnd，vco的影响更大，相对vco而言，div2本身的噪声确实要小不少，但是经过反馈影响就很大了，但是divider chain的噪声实际上是由最后一级决定，适当的优化还是可以将div2的影响降至最低的
: iq的mismatch主要贡献spur
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Thu Sep 6 18:06:56 2007) 提到:
假设div2的pn为l1，经过后面的divider chain变为l1/(N/2)^2,divider chain pn的环路增益为N，因此在vco的输出端为l1*4，其实把divider和vco的噪声单独考虑就可以了，vco的噪声经过divider减小6dB与divider的噪声没有关系，主要看divider本身的噪声对vco的输出有没有影响。
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 您说的这个，我是不是也可以理解为：经过divier chain,inband noise rms*2，VCO noise rms/2,但是inband noise是起主导作用的，所以实际上恶化noise的可能性更大
☆─────────────────────────────────────☆
limper (暖壶) 于 (Thu Sep 6 22:25:42 2007) 提到:
我记得kent kurt把反馈分频器1/N建模成相位噪声+lgN，不记得是不是这样了，反正这
个影响很小，测输出的jitter基本看不出来
【 在 windtauear (windtauear) 的大作中提到: 】
: 假设div2的pn为l1，经过后面的divider chain变为l1/(N/2)^2,divider chain pn的环路增益为N，因此在vco的输出端为l1*4，其实把divider和vco的噪声单独考虑就可以了，vco的噪声经过divider减小6dB与divider的噪声没有关系，主要看divider本身的噪声对vco的输出有没有影响
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Thu Sep 6 23:37:12 2007) 提到:
设计不好的话还是很严重的，比如现在的div32/33做到-160dBc/Hz（几百kHz),到vco输出端就只有-130dBc/Hz了
【 在 limper (暖壶) 的大作中提到: 】
: 我记得kent kurt把反馈分频器1/N建模成相位噪声+lgN，不记得是不是这样了，反正这
: 个影响很小，测输出的jitter基本看不出来
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Fri Sep 7 10:00:29 2007) 提到:
I got it. The same meaning
【 在 windtauear (windtauear) 的大作中提到: 】
: 假设div2的pn为l1，经过后面的divider chain变为l1/(N/2)^2,divider chain pn的环路增益为N，因此在vco的输出端为l1*4，其实把divider和vco的噪声单独考虑就可以了，vco的噪声经过divider减小6dB与divider的噪声没有关系，主要看divider本身的噪声对vco的输出有没有影响。
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Fri Sep 7 10:03:41 2007) 提到:
是因为vco没有做好吧？
我仿真的时候每次基本上都是下降5-6db的样子
【 在 windtauear (windtauear) 的大作中提到: 】
: 设计不好的话还是很严重的，比如现在的div32/33做到-160dBc/Hz（几百kHz),到vco输出端就只有-130dBc/Hz了
☆─────────────────────────────────────☆
chip (一夜秋寒知冷暖) 于 (Fri Sep 7 11:14:41 2007) 提到:
需要I/Q输出的话，二分频应该是最好的选择之一了吧 ...
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 呵呵，您的理论和实际还是有很大距离的。高频时div2的确容易成为noise和mismatch的来源。首先，因为目前一般的div2结构都是双analog Flipflop,尾电流源最好应处在临界开关状态，它会反复冲击VDD/GND，带来对它们的污染。其次，它是IQ的来源，它的mismatch做的不好会影响
☆─────────────────────────────────────☆
chip (一夜秋寒知冷暖) 于 (Fri Sep 7 11:20:10 2007) 提到:
这个要看具体的应用了，不一定带内噪声占主导地位，其实问题的焦点是让PLL工作在我们需要频率的2倍时相位噪声比直接工作在目标频率上如何，我觉得设计合理的话应该不会有大的变化，另外工作在2倍频有很多好处，比如LCVCO的面积会变小，I／Q输出比较好处理等
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 您说的这个，我是不是也可以理解为：经过divier chain,inband noise rms*2，VCO noise rms/2,但是inband noise是起主导作用的，所以实际上恶化noise的可能性更大
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Fri Sep 7 12:04:13 2007) 提到:
还有pulling阿
射频系统应该不会工作在目标频率上的
【 在 chip (一夜秋寒知冷暖) 的大作中提到: 】
: 这个要看具体的应用了，不一定带内噪声占主导地位，其实问题的焦点是让PLL工作在我们需要频率的2倍时相位噪声比直接工作在目标频率上如何，我觉得设计合理的话应该不会有大的变化，另外工作在2倍频有很多好处，比如LCVCO的面积会变小，I／Q输出比较好处理等
☆─────────────────────────────────────☆
chip (一夜秋寒知冷暖) 于 (Fri Sep 7 12:18:39 2007) 提到:
o，对了，呵呵，可是如果PA不集成的话还有什么大的pulling因素？
【 在 gabbana (Dolce&Gabbana) 的大作中提到: 】
: 还有pulling阿
: 射频系统应该不会工作在目标频率上的
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Fri Sep 7 12:21:02 2007) 提到:
不集成也玄
基本没有在目标频率的系统
gsm wlan bt都没有
【 在 chip (一夜秋寒知冷暖) 的大作中提到: 】
: o，对了，呵呵，可是如果PA不集成的话还有什么大的pulling因素？
☆─────────────────────────────────────☆
faithful (可以) 于 (Fri Sep 7 15:28:38 2007) 提到:
div/2 在loop 外，哪来的反馈？
【 在 windtauear (windtauear) 的大作中提到: 】
: phase noise经过div2确实会减小6dB,但是考虑到pll的反馈，实际上对vco的输出pn冲击更大，因为divider chain的贡献的总噪声是以N^2的乘积反馈回去的，paper中有详细的推导，一部分噪声叠加，一部分噪声与delta(f)的平方成反比
: 要说对vdd/gnd，vco的影响更大，相对vco而言，div2本身的噪声确实要小不少，但是经过反馈影响就很大了，但是divider chain的噪声实际上是由最后一级决定，适当的优化还是可以将div2的影响降至最低的
: iq的mismatch主要贡献spur
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Fri Sep 7 16:56:30 2007) 提到:
divider功耗很大的,呵呵
【 在 faithful (可以) 的大作中提到: 】
: div/2 在loop 外，哪来的反馈？
☆─────────────────────────────────────☆
gabbana (Dolce&Gabbana) 于 (Fri Sep 7 22:38:23 2007) 提到:
.13就不大了
90ns 65ns更小
【 在 windtauear (windtauear) 的大作中提到: 】
: divider功耗很大的,呵呵