一个pll的问题
时间：12-11
整理：3721RD
点击：
☆─────────────────────────────────────☆
chip (水木上的一些米兰扇真是一道风景) 于 (Tue Jul 10 22:30:07 2007) 提到:
对，把环路的每个参数都贴出来，有可能是把角速度和频率弄混了，所以算出来的都是错的
【 在 gabbana (Dolce&Gabbana) 的大作中提到: 】
: 你把你的loop 的参数写出来
: 大家看看就知道了
☆─────────────────────────────────────☆
limper (暖壶) 于 (Wed Jul 11 11:24:00 2007) 提到:
我倒是觉得未必phase margin不够就会振荡，不知道你的vctrl上的震荡频率跟vco振荡频率有没有关系，嘿嘿。我做3阶的loop filter就看见vctrl上有2倍vco输出频率的小文波
【 在 luning9527 (路路) 的大作中提到: 】
: 真的是谢谢各位了。我是这样理解的，如果pm不够的话，控制电压是不是应该在环路的带宽上振荡？会在一个几G的频率上振荡吗？而且用simulink作的电压域模型是稳定的。请指正
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 11:29:15 2007) 提到:
你的那个应该是VCO输出信号的偶次谐波分量反馈到控制端形成的吧，我的电路控制端电压波动的幅度太大了，峰峰值大约是2-20mv.你的那个应该很小吧，能把你的参数说一下吗。多谢了
【 在 limper (暖壶) 的大作中提到: 】
: 我倒是觉得未必phase margin不够就会振荡，不知道你的vctrl上的震荡频率跟vco振荡频率有没有关系，嘿嘿。我做3阶的loop filter就看见vctrl上有2倍vco输出频率的小文波
☆─────────────────────────────────────☆
largezhang (大头) 于 (Wed Jul 11 11:45:24 2007) 提到:
你的vco是什么结构的？
【 在 luning9527 (路路) 的大作中提到: 】
: 大家好
: 我是一个新手，用veriloga建立一个电荷泵pll的电压域模型，它的暂态响应还可以。我把其中的vco用电路代替后，从整体上看vco的控制电压，还能看出线性过程的轨迹，从相位裕度的角度看是稳定的。但是波形特别粗，如果把波形放大，会发现原来vco的控制电压一直在以很高
: 多谢了
: ...................
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 11:55:56 2007) 提到:
a cross-coupled lc tank vco
【 在 largezhang (大头) 的大作中提到: 】
: 你的vco是什么结构的？
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Wed Jul 11 12:28:36 2007) 提到:
可能是高频振荡信号通过变容管耦合到控制信号上了
【 在 luning9527 (路路) 的大作中提到: 】
: 大家好
: 我是一个新手，用veriloga建立一个电荷泵pll的电压域模型，它的暂态响应还可以。我把其中的vco用电路代替后，从整体上看vco的控制电压，还能看出线性过程的轨迹，从相位裕度的角度看是稳定的。但是波形特别粗，如果把波形放大，会发现原来vco的控制电压一直在以很高的频率振荡（远远大于环路的本征频率，基本上是G赫兹，这个频率甚至在变化），峰峰值约为0.02v。振荡的幅度会降低，但是非常慢。之后，我把电荷泵的电流增大了10倍，控制电压的峰峰值也随之下降了10倍，这说明了与环路增益有关吗？可是电荷泵锁相环在稳态情况下，环路? 鲆娌皇强梢钥醋魑耷畲舐穑肯衷诟芯醪恢涝趺慈シ治隽恕２恢烙忻挥腥擞龅焦飧鑫侍猓榉扯畃ll的高手指点一下。下图是整个电路都用transistor实现的暂态响应，只把veriloga模型里的vco用电路替代后波形与这个类似，而只把pfd用电路代替则没有这个现象，这是不是就可以排除了由pfd形成的纹波？
: ...................
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Wed Jul 11 17:30:39 2007) 提到:
参见<锁相环设计仿真与应用>R.E.Best,2.4小节的分析
【 在 athoma (激情2007) 的大作中提到: 】
: 有相关资料无？
: 为得到相差传递函数的最佳巴特沃思低通滤波特性。
☆─────────────────────────────────────☆
chip (水木上的一些米兰扇真是一道风景) 于 (Wed Jul 11 17:34:59 2007) 提到:
说错了，呵呵，不是Over damped，是不如0.7快
【 在 athoma (激情2007) 的大作中提到: 】
: : :
: over damping不是damping factor=1吗？
:
: 另外，关于锁定时间有完整的推导没？我只知道不考虑零点的二阶系统的锁定
: 时间4/(damping factor*natural fre)...
:
:
: 【 在 chip (水木上的一些米兰扇真是一道风景) 的大作中提到: 】
: : 带宽恒定的话这个时候锁定最快，再大就over damped了
:
:
: --
:
: 好好睡觉~~~~~!!!
:
:
: ※ 来源:·水木社区 newsmth.net·[FROM: 159.226.114]
☆─────────────────────────────────────☆
athoma (激情2007) 于 (Wed Jul 11 18:15:02 2007) 提到:
thx
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 参见<锁相环设计仿真与应用>R.E.Best,2.4小节的分析
☆─────────────────────────────────────☆
athoma (激情2007) 于 (Wed Jul 11 18:15:13 2007) 提到:
吓我一跳...
【 在 chip (水木上的一些米兰扇真是一道风景) 的大作中提到: 】
说错了，呵呵，不是Over damped，是不如0.7快
【 在 athoma (激情2007) 的大作中提到: 】
: : :
: over damping不是damping factor=1吗？
:
: 另外，关于锁定时间有完整的推导没？我只知道不考虑零点的二阶系统的锁定
: 时间4/(damping factor*natural fre)...
:
:
: 【 在 chip (水木上的一些米兰扇真是一道风景) 的大作中提到: 】
: : 带宽恒定的话这个时候锁定最快，再大就over damped了
:
:
: --
:
: 好好睡觉~~~~~!!!
:
:
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 19:12:37 2007) 提到:
太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想往这个方向努力一下，不过感觉这个耦合也太大了。还有我用的是smic的工艺。
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 首先，增加电流应该是增加带宽。Wn=sqrt(I*Kvco/(2*pi*C))。
: 其次，如果有1G那么大的振荡，应该是VCO输出反馈回来的。应该增强输出和输入的隔离
☆─────────────────────────────────────☆
athoma (激情2007) 于 (Wed Jul 11 19:22:08 2007) 提到:
你的varactor电容多大？
【 在 luning9527 (路路) 的大作中提到: 】
太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想往这个方向努力一下，不过感觉这个耦合也太大了。还有我用的是smic的工艺。
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 首先，增加电流应该是增加带宽。Wn=sqrt(I*Kvco/(2*pi*C))。
: 其次，如果有1G那么大的振荡，应该是VCO输出反馈回来的。应该增强输出和输入的隔离
☆─────────────────────────────────────☆
limper (暖壶) 于 (Wed Jul 11 19:38:45 2007) 提到:
Vctrl串联一个电感再接到varactor验证一下？隐隐约约好像看到过有paper这么做了。
我们原来用的smic.18的电感模型超级不准，不知道现在咋样，嘿嘿
【 在 luning9527 (路路) 的大作中提到: 】
: 太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Wed Jul 11 19:53:24 2007) 提到:
active loop filter试试
【 在 luning9527 (路路) 的大作中提到: 】
: 太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想往这个方向努力一下，不过感觉这个耦合也太大了。还有我用的是smic的工艺。
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 19:54:13 2007) 提到:
大约是0.6p
【 在 athoma (激情2007) 的大作中提到: 】
: 你的varactor电容多大？
: 太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想往这个方向努力一下，不过感觉这个耦合也太大了。还有我用的是smic的工艺。
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 20:02:15 2007) 提到:
这个我自己也想到过，加上之后好像没有效果当时就舍弃了，这个方法我得再尝试一下。另外，控制电压有0.01v的偏移，vco的输出就会有1.5M的偏移，相比1.4G的中心频率，在一般的通信系统中是不是很大
【 在 limper (暖壶) 的大作中提到: 】
: Vctrl串联一个电感再接到varactor验证一下？隐隐约约好像看到过有paper这么做了。
: 我们原来用的smic.18的电感模型超级不准，不知道现在咋样，嘿嘿
☆─────────────────────────────────────☆
athoma (激情2007) 于 (Wed Jul 11 20:18:25 2007) 提到:
150MHz/V的Kvco似乎也不大啊...
【 在 luning9527 (路路) 的大作中提到: 】
这个我自己也想到过，加上之后好像没有效果当时就舍弃了，这个方法我得再尝试一下。另外，控制电压有0.01v的偏移，vco的输出就会有1.5M的偏移，相比1.4G的中心频率，在一般的通信系统中是不是很大
【 在 limper (暖壶) 的大作中提到: 】
: Vctrl串联一个电感再接到varactor验证一下？隐隐约约好像看到过有paper这么做了。
: 我们原来用的smic.18的电感模型超级不准，不知道现在咋样，嘿嘿
☆─────────────────────────────────────☆
limper (暖壶) 于 (Thu Jul 12 11:22:07 2007) 提到:
翻了一下，别人讲的是在vctrl上串联电感再并联电容，让这个lc回路振荡在vco输出的2次谐波附近，这种叫感性压控端
【 在 luning9527 (路路) 的大作中提到: 】
: 之前控制电压震荡的峰峰值太大了，觉得通过varactor耦合过来的信号不会这么大，就没往这方面考虑。现在有一些现象表明很有可能是这个原因，请大家指点一下。我又仿了一下只把vco用电路代替的veriloga模型，发现震荡信号的频率接近2.8G（vco输出信号频率的两倍）。而且，
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Thu Jul 12 11:25:22 2007) 提到:
呵呵，老大，提供一下这篇文章的标题。我也翻翻去。
【 在 limper (暖壶) 的大作中提到: 】
: 翻了一下，别人讲的是在vctrl上串联电感再并联电容，让这个lc回路振荡在vco输出的2次谐波附近，这种叫感性压控端
chip (水木上的一些米兰扇真是一道风景) 于 (Tue Jul 10 22:30:07 2007) 提到:
对，把环路的每个参数都贴出来，有可能是把角速度和频率弄混了，所以算出来的都是错的
【 在 gabbana (Dolce&Gabbana) 的大作中提到: 】
: 你把你的loop 的参数写出来
: 大家看看就知道了
☆─────────────────────────────────────☆
limper (暖壶) 于 (Wed Jul 11 11:24:00 2007) 提到:
我倒是觉得未必phase margin不够就会振荡，不知道你的vctrl上的震荡频率跟vco振荡频率有没有关系，嘿嘿。我做3阶的loop filter就看见vctrl上有2倍vco输出频率的小文波
【 在 luning9527 (路路) 的大作中提到: 】
: 真的是谢谢各位了。我是这样理解的，如果pm不够的话，控制电压是不是应该在环路的带宽上振荡？会在一个几G的频率上振荡吗？而且用simulink作的电压域模型是稳定的。请指正
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 11:29:15 2007) 提到:
你的那个应该是VCO输出信号的偶次谐波分量反馈到控制端形成的吧，我的电路控制端电压波动的幅度太大了，峰峰值大约是2-20mv.你的那个应该很小吧，能把你的参数说一下吗。多谢了
【 在 limper (暖壶) 的大作中提到: 】
: 我倒是觉得未必phase margin不够就会振荡，不知道你的vctrl上的震荡频率跟vco振荡频率有没有关系，嘿嘿。我做3阶的loop filter就看见vctrl上有2倍vco输出频率的小文波
☆─────────────────────────────────────☆
largezhang (大头) 于 (Wed Jul 11 11:45:24 2007) 提到:
你的vco是什么结构的？
【 在 luning9527 (路路) 的大作中提到: 】
: 大家好
: 我是一个新手，用veriloga建立一个电荷泵pll的电压域模型，它的暂态响应还可以。我把其中的vco用电路代替后，从整体上看vco的控制电压，还能看出线性过程的轨迹，从相位裕度的角度看是稳定的。但是波形特别粗，如果把波形放大，会发现原来vco的控制电压一直在以很高
: 多谢了
: ...................
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 11:55:56 2007) 提到:
a cross-coupled lc tank vco
【 在 largezhang (大头) 的大作中提到: 】
: 你的vco是什么结构的？
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Wed Jul 11 12:28:36 2007) 提到:
可能是高频振荡信号通过变容管耦合到控制信号上了
【 在 luning9527 (路路) 的大作中提到: 】
: 大家好
: 我是一个新手，用veriloga建立一个电荷泵pll的电压域模型，它的暂态响应还可以。我把其中的vco用电路代替后，从整体上看vco的控制电压，还能看出线性过程的轨迹，从相位裕度的角度看是稳定的。但是波形特别粗，如果把波形放大，会发现原来vco的控制电压一直在以很高的频率振荡（远远大于环路的本征频率，基本上是G赫兹，这个频率甚至在变化），峰峰值约为0.02v。振荡的幅度会降低，但是非常慢。之后，我把电荷泵的电流增大了10倍，控制电压的峰峰值也随之下降了10倍，这说明了与环路增益有关吗？可是电荷泵锁相环在稳态情况下，环路? 鲆娌皇强梢钥醋魑耷畲舐穑肯衷诟芯醪恢涝趺慈シ治隽恕２恢烙忻挥腥擞龅焦飧鑫侍猓榉扯畃ll的高手指点一下。下图是整个电路都用transistor实现的暂态响应，只把veriloga模型里的vco用电路替代后波形与这个类似，而只把pfd用电路代替则没有这个现象，这是不是就可以排除了由pfd形成的纹波？
: ...................
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Wed Jul 11 17:30:39 2007) 提到:
参见<锁相环设计仿真与应用>R.E.Best,2.4小节的分析
【 在 athoma (激情2007) 的大作中提到: 】
: 有相关资料无？
: 为得到相差传递函数的最佳巴特沃思低通滤波特性。
☆─────────────────────────────────────☆
chip (水木上的一些米兰扇真是一道风景) 于 (Wed Jul 11 17:34:59 2007) 提到:
说错了，呵呵，不是Over damped，是不如0.7快
【 在 athoma (激情2007) 的大作中提到: 】
: : :
: over damping不是damping factor=1吗？
:
: 另外，关于锁定时间有完整的推导没？我只知道不考虑零点的二阶系统的锁定
: 时间4/(damping factor*natural fre)...
:
:
: 【 在 chip (水木上的一些米兰扇真是一道风景) 的大作中提到: 】
: : 带宽恒定的话这个时候锁定最快，再大就over damped了
:
:
: --
:
: 好好睡觉~~~~~!!!
:
:
: ※ 来源:·水木社区 newsmth.net·[FROM: 159.226.114]
☆─────────────────────────────────────☆
athoma (激情2007) 于 (Wed Jul 11 18:15:02 2007) 提到:
thx
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 参见<锁相环设计仿真与应用>R.E.Best,2.4小节的分析
☆─────────────────────────────────────☆
athoma (激情2007) 于 (Wed Jul 11 18:15:13 2007) 提到:
吓我一跳...
【 在 chip (水木上的一些米兰扇真是一道风景) 的大作中提到: 】
说错了，呵呵，不是Over damped，是不如0.7快
【 在 athoma (激情2007) 的大作中提到: 】
: : :
: over damping不是damping factor=1吗？
:
: 另外，关于锁定时间有完整的推导没？我只知道不考虑零点的二阶系统的锁定
: 时间4/(damping factor*natural fre)...
:
:
: 【 在 chip (水木上的一些米兰扇真是一道风景) 的大作中提到: 】
: : 带宽恒定的话这个时候锁定最快，再大就over damped了
:
:
: --
:
: 好好睡觉~~~~~!!!
:
:
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 19:12:37 2007) 提到:
太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想往这个方向努力一下，不过感觉这个耦合也太大了。还有我用的是smic的工艺。
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 首先，增加电流应该是增加带宽。Wn=sqrt(I*Kvco/(2*pi*C))。
: 其次，如果有1G那么大的振荡，应该是VCO输出反馈回来的。应该增强输出和输入的隔离
☆─────────────────────────────────────☆
athoma (激情2007) 于 (Wed Jul 11 19:22:08 2007) 提到:
你的varactor电容多大？
【 在 luning9527 (路路) 的大作中提到: 】
太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想往这个方向努力一下，不过感觉这个耦合也太大了。还有我用的是smic的工艺。
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 首先，增加电流应该是增加带宽。Wn=sqrt(I*Kvco/(2*pi*C))。
: 其次，如果有1G那么大的振荡，应该是VCO输出反馈回来的。应该增强输出和输入的隔离
☆─────────────────────────────────────☆
limper (暖壶) 于 (Wed Jul 11 19:38:45 2007) 提到:
Vctrl串联一个电感再接到varactor验证一下？隐隐约约好像看到过有paper这么做了。
我们原来用的smic.18的电感模型超级不准，不知道现在咋样，嘿嘿
【 在 luning9527 (路路) 的大作中提到: 】
: 太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想
☆─────────────────────────────────────☆
windtauear (windtauear) 于 (Wed Jul 11 19:53:24 2007) 提到:
active loop filter试试
【 在 luning9527 (路路) 的大作中提到: 】
: 太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想往这个方向努力一下，不过感觉这个耦合也太大了。还有我用的是smic的工艺。
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 19:54:13 2007) 提到:
大约是0.6p
【 在 athoma (激情2007) 的大作中提到: 】
: 你的varactor电容多大？
: 太感谢大家了。我在前边的帖子说过了，可能大家没有注意到，我在增大cp电流的同时也把滤波器的参数改变了，用来保持带宽和相位裕度的不变，所以不是带宽引起了噪声的减少，我觉得这个也不是参考书里所说的ripple问题。另外，请教一下怎么降低varactor的耦合呢，我现在想往这个方向努力一下，不过感觉这个耦合也太大了。还有我用的是smic的工艺。
☆─────────────────────────────────────☆
luning9527 (路路) 于 (Wed Jul 11 20:02:15 2007) 提到:
这个我自己也想到过，加上之后好像没有效果当时就舍弃了，这个方法我得再尝试一下。另外，控制电压有0.01v的偏移，vco的输出就会有1.5M的偏移，相比1.4G的中心频率，在一般的通信系统中是不是很大
【 在 limper (暖壶) 的大作中提到: 】
: Vctrl串联一个电感再接到varactor验证一下？隐隐约约好像看到过有paper这么做了。
: 我们原来用的smic.18的电感模型超级不准，不知道现在咋样，嘿嘿
☆─────────────────────────────────────☆
athoma (激情2007) 于 (Wed Jul 11 20:18:25 2007) 提到:
150MHz/V的Kvco似乎也不大啊...
【 在 luning9527 (路路) 的大作中提到: 】
这个我自己也想到过，加上之后好像没有效果当时就舍弃了，这个方法我得再尝试一下。另外，控制电压有0.01v的偏移，vco的输出就会有1.5M的偏移，相比1.4G的中心频率，在一般的通信系统中是不是很大
【 在 limper (暖壶) 的大作中提到: 】
: Vctrl串联一个电感再接到varactor验证一下？隐隐约约好像看到过有paper这么做了。
: 我们原来用的smic.18的电感模型超级不准，不知道现在咋样，嘿嘿
☆─────────────────────────────────────☆
limper (暖壶) 于 (Thu Jul 12 11:22:07 2007) 提到:
翻了一下，别人讲的是在vctrl上串联电感再并联电容，让这个lc回路振荡在vco输出的2次谐波附近，这种叫感性压控端
【 在 luning9527 (路路) 的大作中提到: 】
: 之前控制电压震荡的峰峰值太大了，觉得通过varactor耦合过来的信号不会这么大，就没往这方面考虑。现在有一些现象表明很有可能是这个原因，请大家指点一下。我又仿了一下只把vco用电路代替的veriloga模型，发现震荡信号的频率接近2.8G（vco输出信号频率的两倍）。而且，
☆─────────────────────────────────────☆
seaskyyuhan (海天一色) 于 (Thu Jul 12 11:25:22 2007) 提到:
呵呵，老大，提供一下这篇文章的标题。我也翻翻去。
【 在 limper (暖壶) 的大作中提到: 】
: 翻了一下，别人讲的是在vctrl上串联电感再并联电容，让这个lc回路振荡在vco输出的2次谐波附近，这种叫感性压控端