减少回路电感的一般原则是什么呢？

资料上：
“例如电容器从一端到另一端的回路阻抗，经元件下面的平面两头相连“
“低频的时候，像理想电容器，阻抗随频率增大而减少”
“当到一定频点的时候，串联的回路电感开始起主导作用，这时阻抗就随频率增大而增大”
“频率大于自然谐振时，电容器的阻抗与电容量完全无关，只与相应的对回路电感有关”
“如果想减少去耦电容的阻抗，就要减少与之相关的回路电感，而不是增大电容量”
那减少回路电感的一般原则是什么呢？

减小电流回路的长度，这个具体的实现有很多技巧，我也不太清楚具体怎么做

一条我知道的：调整相应I/O BUFFER和相应BALL的位置，使得他们之间形成的回路变小
，改变P/G分布

他说的而且一般谈到这个问题大家会关心的情况都是板级，至少是封装级的，因为芯片级我们一般认为电感是可以忽略的.

我说的ball就是封装调整啊，板级的话我不太清楚，因为好象一般都能绕得回路不太大吧，我曾经看过的资料主要是说芯片设计者没有遇到过相关问题，导致设计时没有关注电流回路的最小化，把ball和芯片上的io buffer放得搞出大回路来
我以前就不知道，设计的时候完全不考虑-_-