问一个关于电感的问题（CMOS工艺）

☆─────────────────────────────────────☆
   sunnyime (sunnyime) 于  (Wed Jan  9 10:34:41 2008)  提到:
电感有一个接地屏蔽层（patterned ground shields），目的是抗干扰和增强电感Q值。
作为电感第三端的屏蔽层，需要接地。但是在仿真时，第三端通过理想接地的话，得出的感值和自谐振频率，和电感标出的值一样；如果通过一个0.5nH的bondwire电感接地的话，电感各参数会发生很大变化，感值升高（在高频下更明显），自谐振频率显著下降，而且随bondwire长度的变化，电感各参数显著变化。
是不是电感模型建的有问题？在做仿真是应该怎么办？直接理想接地（与现实接地方式不同）还是非理想接地？如果是通过bondwire接地的话，得出的结果准确么？
谢谢解答！
☆─────────────────────────────────────☆
   chip (   ) 于  (Wed Jan  9 12:33:58 2008)  提到:
用的什么工具？
ms一般的EM工具是仿真不出来PGS的效果的，或者有没有大侠知道的？
用寄生电感接地肯定对电感有比较大的影响，射频前端用差分的结构除了PSRR，CMRR高以外还一个好处就是对于电源地的bonding wire电感敏感度好很多
【 在 sunnyime (sunnyime) 的大作中提到: 】
: 电感有一个接地屏蔽层（patterned ground shields），目的是抗干扰和增强电感Q值。
: 作为电感第三端的屏蔽层，需要接地。但是在仿真时，第三端通过理想接地的话，得出的感值和自谐振频率，和电感标出的值一样；如果通过一个0.5nH的bondwire电感接地的话，电感各参数会发生很大变化，感值升高（在高频下更明显），自谐振频率显著下降，而且随bondwire长度
: 是不是电感模型建的有问题？在做仿真是应该怎么办？直接理想接地（与现实接地方式不同）还是非理想接地？如果是通过bondwire接地的话，得出的结果准确么？
: ...................
☆─────────────────────────────────────☆
   cater (是诸法空相：不生不灭,不垢不净,不增不减) 于  (Wed Jan  9 14:44:31 2008)  提到:
当然会变化，不变化才不对呢。
感觉你的“地”的概念混乱，
那个第三端应该和p-sub连在一起的，
一般都是把p-sub当作地，电路中各个节点都连到这个地，
然后再通过bondwire连出去，那是连到电源负端Vss去了，
那个不是地。
【 在 sunnyime (sunnyime) 的大作中提到: 】
: 电感有一个接地屏蔽层（patterned ground shields），目的是抗干扰和增强电感Q值。
: 作为电感第三端的屏蔽层，需要接地。但是在仿真时，第三端通过理想接地的话，得出的感值和自谐振频率，和电感标出的值一样；如果通过一个0.5nH的bondwire电感接地的话，电感各参数会发生很大变化，感值升高（在高频下更明显），自谐振频率显著下降，而且随bondwire长度
: 是不是电感模型建的有问题？在做仿真是应该怎么办？直接理想接地（与现实接地方式不同）还是非理想接地？如果是通过bondwire接地的话，得出的结果准确么？
: ...................
☆─────────────────────────────────────☆
   concertoI (河马) 于  (Wed Jan  9 15:18:11 2008)  提到:
nod..RF里面ground可是非常重要啊 呵呵
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 当然会变化，不变化才不对呢。
: 感觉你的“地”的概念混乱，
: 那个第三端应该和p-sub连在一起的，
: ...................
☆─────────────────────────────────────☆
   RFbeginner (RFbeginner) 于  (Wed Jan  9 15:33:34 2008)  提到:
用Ucberkerly的在线计算软件验证一下
http://haydn.stanford.edu/inductor/
【 在 sunnyime (sunnyime) 的大作中提到: 】
: 电感有一个接地屏蔽层（patterned ground shields），目的是抗干扰和增强电感Q值。
: 作为电感第三端的屏蔽层，需要接地。但是在仿真时，第三端通过理想接地的话，得出的感值和自谐振频率，和电感标出的值一样；如果通过一个0.5nH的bondwire电感接地的话，电感各参数会发生很大变化，感值升高（在高频下更明显），自谐振频率显著下降，而且随bondwire长度的变化，电感各参数显著变化。
: 是不是电感模型建的有问题？在做仿真是应该怎么办？直接理想接地（与现实接地方式不同）还是非理想接地？如果是通过bondwire接地的话，得出的结果准确么？
: ...................
☆─────────────────────────────────────☆
   sunnyime (sunnyime) 于  (Wed Jan  9 17:30:05 2008)  提到:
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 当然会变化，不变化才不对呢。
: 感觉你的“地”的概念混乱，
: 那个第三端应该和p-sub连在一起的，
: ...................
我在仿真时第三端是接p－sub的。p－sub最后接地的时候不还是要通过bondwire接地么？我是在仿原理图时，把电感的第三端与管子的衬底连在一起，然后通过bondwire接理想的地的，这样对于电感来讲，原理图时，电感的第三端就是通过bondwire接“地”的，仿真的结果显示电感的各参数与给出的参数相差很大。
☆─────────────────────────────────────☆
   sunnyime (sunnyime) 于  (Wed Jan  9 17:33:09 2008)  提到:
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 当然会变化，不变化才不对呢。
: 感觉你的“地”的概念混乱，
: 那个第三端应该和p-sub连在一起的，
: ...................
另外，刚才说的电感第三端接地的方式对于高频（9G左右）影响很大，对于低频时（5GHz以下）没啥影响。
☆─────────────────────────────────────☆
   windtauear (windtauear) 于  (Wed Jan  9 22:59:44 2008)  提到:
一般很忌讳通过bondwire接地的，因为由于耦合，不但稳定性受到影响，而且SNR,nf等等各个性能参数都下降，所以不管电感还是LNA什么的都希望能克服bandwire的影响而不是利用它（它本身也非常不准确）
3d的工具肯定能仿出来的，我觉得是不是你的工艺衬底本身阻抗比较大以致于PGS的效果看不出来？
【 在 sunnyime (sunnyime) 的大作中提到: 】
: 电感有一个接地屏蔽层（patterned ground shields），目的是抗干扰和增强电感Q值。
: 作为电感第三端的屏蔽层，需要接地。但是在仿真时，第三端通过理想接地的话，得出的感值和自谐振频率，和电感标出的值一样；如果通过一个0.5nH的bondwire电感接地的话，电感各参数会发生很大变化，感值升高（在高频下更明显），自谐振频率显著下降，而且随bondwire长度的变化，电感各参数显著变化。
: 是不是电感模型建的有问题？在做仿真是应该怎么办？直接理想接地（与现实接地方式不同）还是非理想接地？如果是通过bondwire接地的话，得出的结果准确么？
: ...................
☆─────────────────────────────────────☆
   cater (是诸法空相：不生不灭,不垢不净,不增不减) 于  (Thu Jan 10 10:09:16 2008)  提到:
虽然理论上说“地”可以选任何一个节点，
但是既然所有管子、电感都接到p-sub上，那么当然把p-sub当作地，
这样所有管子和电感对于这个地是“干净的”，
而电源对于这个地就是不干净的了，因为多了bondwire。
如果电路设计的好，你的ac信号并不需要通过电源耦合，那么bondwire就没有影响。
而如果你的ac信号确实需要通过电源耦合，那么bondwire的影响就会被包括进来。
这时，唯一的办法就是在片内放大量的电容去藕。
实在不明白你却为什么非要把电源Vss端当作地来分析，
虽然这时电源对于这个地是干净了，
但是所有的管子和电感对于这个地就是不干净的了，
这不给你接下来的分析自找麻烦嘛。
【 在 sunnyime (sunnyime) 的大作中提到: 】
: 我在仿真时第三端是接p－sub的。p－sub最后接地的时候不还是要通过bondwire接地么？我是在仿原理图时，把电感的第三端与管子的衬底连在一起，然后通过bondwire接理想的地的，这样对于电感来讲，原理图时，电感的第三端就是通过bondwire接“地”的，仿真的结果显示电感的
☆─────────────────────────────────────☆
   athoma (激情2007) 于  (Thu Jan 10 11:28:01 2008)  提到:
有点糊涂了...
最后片子放到PCB上，还有测试，只能把PCB的地当地啊...
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 虽然理论上说“地”可以选任何一个节点，
: 但是既然所有管子、电感都接到p-sub上，那么当然把p-sub当作地，
: 这样所有管子和电感对于这个地是“干净的”，
: ...................
☆─────────────────────────────────────☆
   totowo (托托巫) 于  (Thu Jan 10 11:55:51 2008)  提到:
取决于你的封装形式
如果你sub直接通过背板到地，倒是可以把sub当地
【 在 athoma (激情2007) 的大作中提到: 】
: 有点糊涂了...
: 最后片子放到PCB上，还有测试，只能把PCB的地当地啊...
☆─────────────────────────────────────☆
   cater (是诸法空相：不生不灭,不垢不净,不增不减) 于  (Thu Jan 10 13:30:57 2008)  提到:
那是另外一个地了，
片内的所有管子有以p-sub为地，只要保证对这个地能正常工作就行。
然后把整个片子当作一个模块，插到pcb上，这时再考虑两个地之间的那些差别。
单独拿片内的一个device出来接一个bondwire到片外进行分析，毫无意义。
【 在 athoma (激情2007) 的大作中提到: 】
: 有点糊涂了...
: 最后片子放到PCB上，还有测试，只能把PCB的地当地啊...
☆─────────────────────────────────────☆
   chenpufeng (我的未来不是梦) 于  (Thu Jan 10 14:36:42 2008)  提到:
瞎扯了吧。
仿真的时候当然要能考虑的效应都尽量考虑，怎么可能都等测试时候解决？
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 那是另外一个地了，
: 片内的所有管子有以p-sub为地，只要保证对这个地能正常工作就行。
: 然后把整个片子当作一个模块，插到pcb上，这时再考虑两个地之间的那些差别。
: ...................
☆─────────────────────────────────────☆
   cater (是诸法空相：不生不灭,不垢不净,不增不减) 于  (Thu Jan 10 14:54:58 2008)  提到:
我可没说到测试的时候再解决。
我是说还在design片内电路的时候，谁去考虑bondwire？
等片内电路差不多都好了的时候，再把bondwire加上去。
有谁还在搞一个电感的时候就把bondwire弄上去的？
【 在 chenpufeng (我的未来不是梦) 的大作中提到: 】
: 瞎扯了吧。
: 仿真的时候当然要能考虑的效应都尽量考虑，怎么可能都等测试时候解决？
☆─────────────────────────────────────☆
   toctory (子欲养而亲不待) 于  (Thu Jan 10 14:57:19 2008)  提到:
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 我可没说到测试的时候再解决。
: 我是说还在design片内电路的时候，谁去考虑bondwire？
: 等片内电路差不多都好了的时候，再把bondwire加上去。
这样不好，设计的时候多考虑一些不是坏事情，呵呵
: ...................
☆─────────────────────────────────────☆
   cater (是诸法空相：不生不灭,不垢不净,不增不减) 于  (Thu Jan 10 15:35:47 2008)  提到:
那也不能考虑太早，
一个单个的电感加bondwire性能肯定变差，但这结论有什么意义？
要知道电感是和其它管子做成一个电路再通过bondwire引出来的，
也许到那个时候bondwire对电路根本就没什么影响了，
这也不是不可能的，例如很多差分电路。
【 在 toctory (子欲养而亲不待) 的大作中提到: 】
: 这样不好，设计的时候多考虑一些不是坏事情，呵呵
☆─────────────────────────────────────☆
   faithful (可以) 于  (Thu Jan 10 15:49:52 2008)  提到:
我怎么觉得只会更差不会更好...
一般模块电路里的“地”都直接用sub命名
然后在外面 sub 通过sub电阻到padmodel 再到bondwire model 再接理想地
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 那也不能考虑太早，
: 一个单个的电感加bondwire性能肯定变差，但这结论有什么意义？
: 要知道电感是和其它管子做成一个电路再通过bondwire引出来的，
: ...................
☆─────────────────────────────────────☆
   cater (是诸法空相：不生不灭,不垢不净,不增不减) 于  (Thu Jan 10 17:17:15 2008)  提到:
这样讲也是对的，只是在做片内design时候，一谈到“地”就是指sub，
接“地”就是接sub，别混了即可。
【 在 faithful (可以) 的大作中提到: 】
: 我怎么觉得只会更差不会更好...
: 一般模块电路里的“地”都直接用sub命名
: 然后在外面 sub 通过sub电阻到padmodel 再到bondwire model 再接理想地
: ...................
☆─────────────────────────────────────☆
   moteror (天外飞石) 于  (Fri Jan 11 01:15:24 2008)  提到:
加上布线时电阻电容和负载电阻电容，当然应该更差了
我们公司的同事仿真时加上查找到的封装模型做RF仿真，具体的我就不清楚了
【 在 faithful (可以) 的大作中提到: 】
: 我怎么觉得只会更差不会更好...
: 一般模块电路里的“地”都直接用sub命名
: 然后在外面 sub 通过sub电阻到padmodel 再到bondwire model 再接理想地
☆─────────────────────────────────────☆
   athoma (激情2007) 于  (Fri Jan 11 08:47:06 2008)  提到:
我也很想了解公司里做这个是怎么做的，封装模型到底能有多大程度的精确呢？
1.5nH电感能够用来较为准确的描述封装bonding wire的影响么？
【 在 moteror (天外飞石) 的大作中提到: 】
: 加上布线时电阻电容和负载电阻电容，当然应该更差了
: 我们公司的同事仿真时加上查找到的封装模型做RF仿真，具体的我就不清楚了
☆─────────────────────────────────────☆
   sunnyime (sunnyime) 于  (Fri Jan 11 09:22:14 2008)  提到:
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 那也不能考虑太早，
: 一个单个的电感加bondwire性能肯定变差，但这结论有什么意义？
: 要知道电感是和其它管子做成一个电路再通过bondwire引出来的，
: ...................
我如果只流一个电感呢？那不就得单独仿一个电感了？
☆─────────────────────────────────────☆
   gaoz (gaoz) 于  (Fri Jan 11 11:49:43 2008)  提到:
我的理解是：
   如果流过封装电感“地”的AC电流很小，就可以认为p-sub是良好的交流地。反之这必须仔细考虑和建模。
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 虽然理论上说“地”可以选任何一个节点，
: 但是既然所有管子、电感都接到p-sub上，那么当然把p-sub当作地，
: 这样所有管子和电感对于这个地是“干净的”，
: ...................
☆─────────────────────────────────────☆
   cater (是诸法空相：不生不灭,不垢不净,不增不减) 于  (Fri Jan 11 18:39:25 2008)  提到:
谁会去只流一个电感还要把它封装起来，
那为什么不用片外的？
【 在 sunnyime (sunnyime) 的大作中提到: 】
: 我如果只流一个电感呢？那不就得单独仿一个电感了？
☆─────────────────────────────────────☆
   moteror (天外飞石) 于  (Sat Jan 12 01:17:24 2008)  提到:
要去具体的封装公司查的，不是自己猜的，有相应的封装模型的
【 在 athoma (激情2007) 的大作中提到: 】
: 我也很想了解公司里做这个是怎么做的，封装模型到底能有多大程度的精确呢？
: 1.5nH电感能够用来较为准确的描述封装bonding wire的影响么？
☆─────────────────────────────────────☆
   athoma (激情2007) 于  (Sun Jan 13 15:40:30 2008)  提到:
长电的封装有模型么？之前问过，啥都没有，封成什么样就是什么样...
【 在 moteror (天外飞石) 的大作中提到: 】
: 要去具体的封装公司查的，不是自己猜的，有相应的封装模型的
☆─────────────────────────────────────☆
   seaskyyuhan (海天一色) 于  (Sun Jan 13 17:44:39 2008)  提到:
不过如果是LNA,VCO等关键部分,还是尽早考虑全的好啊.
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 那也不能考虑太早，
: 一个单个的电感加bondwire性能肯定变差，但这结论有什么意义？
: 要知道电感是和其它管子做成一个电路再通过bondwire引出来的，
: ...................
☆─────────────────────────────────────☆
   cater (是诸法空相：不生不灭,不垢不净,不增不减) 于  (Mon Jan 14 11:07:18 2008)  提到:
还是要看实际情况，
LNA和VCO是share一根boundwire连出来，还是通过两根boundwire分别连出来，
这决定了该在什么时候考虑bondwire。
如果是share一根bondwire的话，当设计完LNA后，虽然可以加个bondwire仿一下看看，
但结论不一定是对的。
【 在 seaskyyuhan (海天一色) 的大作中提到: 】
: 不过如果是LNA,VCO等关键部分,还是尽早考虑全的好啊.
☆─────────────────────────────────────☆
   RFbeginner (RFbeginner) 于  (Wed Jan 23 14:58:03 2008)  提到:
那么对于CMOS中的无源器件的接地端该如何处理呢？到底是连接到pad，然后通过bonding接地，还是其他的别的什么办法？以前我做的时候都是采用前者的办法的。
【 在 cater (是诸法空相：不生不灭,不垢不净,不增不减) 的大作中提到: 】
: 当然会变化，不变化才不对呢。
: 感觉你的“地”的概念混乱，
: 那个第三端应该和p-sub连在一起的，
: ...................
☆─────────────────────────────────────☆
   cater (视女人如粪土) 于  (Wed Jan 23 21:23:48 2008)  提到:
其实对一个人自己来说，是把psub当地还是把片外当地都原则可以，
反正电路拓扑都是先全部连到psub，再最后通过bondwire连出来。
问题是通常情况下大家都把psub当地，提到“接地”实际上指的是接psub，
可你却非要跟人家不一样，这样一不小心难免会产生误解，得到错误的结论。
【 在 RFbeginner (RFbeginner) 的大作中提到: 】
: 那么对于CMOS中的无源器件的接地端该如何处理呢？到底是连接到pad，然后通过bonding接地，还是其他的别的什么办法？以前我做的时候都是采用前者的办法的。