在用signaltap调试的时候没有问题,但是下载进去就逻辑不对了
时间:10-02
整理:3721RD
点击:
在项目中用signaltap调试逻辑正确,在jic烧写过后,在重启,发现逻辑不对了,这可能是什么问题?
thank you
可以尝试去抓一下上电时候的逻辑
下载成功了的,应该不会是这个问题
您好,上电时的逻辑用什么方法抓取呢,新手请教!
考虑随机失效,换个fitting种子的版本测试是否不复现
什么意思?是换个quartus的版本吗?
有没有可能是时序的问题?使用SingalTap调试之后是不是还改变了其它程序,比如把SingalTap里的调试信号删掉?
估计是时序问题,优化设计违规路径
signaltap会对布局布线有影响,如果你的设计有时序问题,这个影响可能是好的,也可能是坏的,所以要加约束
Signal TAP调试是在线下载程序,单板已经启动一段时间了,电源时钟已经稳定了。
把程序烧写进去 ,重新启动的话,要考虑几个问题:
1.FPGA先启动的话,输出的什么信号影响了外围电路(关注一下顶层的输出和输入是否有哪些异常的信号输入和输出)。
2.FPGA启动后,需要的时钟和复位电路还没有ready,导致代码中某些状态机跑飞了(状态机是都是完备的吗?)。
两个建议:
1.复位电路加一个延时展宽,这样可以避免上电的时候外围输入输出的不稳定对系统的影响。
2.用signal source and probe 添加一个手动复位,看手动复位是否能够解决问题。