利用vcs仿真alters ip的问题

时间：10-02 整理：3721RD 点击：

用vcs仿真alteta的ip，将相关的库文件当做源代码进行了编译。编译和elab阶段没有问题，仿真运行结果如图报error,功能模块没有正常工作，无结果输出为啥呢[attach]702469[/attach][attach]702469[/attach][attach]702469[/attach]

上一篇：下面这段Verilog代码如何用其它语句化简？
下一篇：关于调试 ila的使用

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类