微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx的ddr3上app_wdf_rdy,一直为低是什么情况

xilinx的ddr3上app_wdf_rdy,一直为低是什么情况

时间:10-02 整理:3721RD 点击:
这样数据一直些不进去,app_rdy已经变高了,是不是和app_cmd有关,是不是写信号输入后,app_wdf_rdy才拉高,我这个app_cmd一综合就变成一位了,代码里明明写的三位。是不是写命令就不对?

我遇到的情况是APP_RDY都一直为低  不知道为什么



   我也遇到这样的问题,不知你是否已经解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top