微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cadence 跑 verilog simulation

cadence 跑 verilog simulation

时间:10-02 整理:3721RD 点击:
各位好
我把verilog import到cadence 中
建立test_banch轉成config之後用ADE跑simulation
出現了這個error:

*ERRROR* (AMS-2141): The INCISIV installation being used is not compatible with the AMS Unified Netlisting (AMS UNL) flow. To run AMS Unified Netlister, either use INCISIV 13.20-s007 or a later release, or use other AMS netlisters.

想請問怎麼解決
謝謝各位

更新软件版本。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top