dc约束中如何获取leaf pin？

我想在某一层的一个module内的寄存器输出上创建时钟，于是需要去get_pins得到这个寄存器的Q端。
我觉得有两种办法：
1. 先不加约束跑一边得到netlist，然后打开netlist找到这个寄存器cell的路径与pin。这种方法缺点是这个cell后面可能会变化，那么之前找到的cell信息就不正确了
2. 在rtl中手动插入一个buffer就能一直在那里。这种方法缺点是需要改动rtl
请问一般这个是怎么处理的啊?

把这个reg也用standard cell例化

比如这段代码是，在module clk_div_gen中
always@(pos clk)
if (cnt == )
   clk_div <= ！clk_div;
[get_pins clk_div_gen/clk_div_reg/Q]，应该就可以了

    对  只能get_pins   xxx_reg/Q    没有xxx_reg/CLK