微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 定点 除法 高精度

定点 除法 高精度

时间:10-02 整理:3721RD 点击:
本人在FPGA内实现定点除法运算,目前采用的是移位减法的实现方式,可是精度达不到要求,有没有人了解定点除法在FPGA内实现,还有什么高精度的实现办法?目前51位定点数,其中有27位小数,把被除数扩大了2^27倍,除数扩大了2^(51+27)位,再做移位减法的

精度达不到要求不是应该增多小数位吗?

这么多位,怎么不用浮点数;



    小数位数够了,就是除法运算后的值跟matlab算出的值差很多



    浮点数的话,用双精度的浮点64位,跟51比资源消耗大

单精度不行吗?



    单精度不满足数据量化要求

matlab上除法的本质是什么?如果是matlab浮点,你FPGA用定点精度这么高必然结果有出入。

试试用IP

用哪个厂家的FPGA,用xilinx的就简单多了



    浮點數一樣看使用的小數位數

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top