微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 我错了,我道歉。

我错了,我道歉。

时间:10-02 整理:3721RD 点击:
属于是重复问问题。发了帖子,有人告诉我,我很牛,问问题还要收费。我以为是悬赏呢。因此重新发帖,实在是不好意思,再次向大家道歉。希望原谅。
事情是这样的。老师给的工程项目,有程序让研究。
数据下变频之后马上又进行上变频,变态。
但是下变频的模块,采样速率是50M,结果下变频后的数据进入上变频时,上变频模块的时钟变成了200M,这就是变速率采样了,项目中就是直接这样连,我总感觉有问题,各位觉得这样可以吗?这是第一问。
第二问,就是专业的上变频知识了。I,Q信号进入上变频模块进行处理,I,Q信号各自经过一个低通滤波器(这里好像是为了防止上变频之后出现频率混叠)。然后I路信号乘以cos,Q路信号乘以sin函数,这里我没有疑问,因为对于复数信号进行上变频时,我们只取上变频之后的实部。高潮来了,工程最后来了个,I*COS+Q*SIN,然后输出,可是,我认为,上变频的结果取实部,最终结果应该是I*COS-Q*SIN,然后输出。
大神留步,请您答疑解惑。着急等。

1.这相当于4倍平顶插值,设计没问题是可以的
2.加或减调制都是可以的,解调的时候q路的符号能正确对应就行


首先谢谢您的热心回答。
    您说得第一个我理解。
但是第二个我无法理解。I*COS+Q*SIN与I*COS-Q*SIN是两个完全不同的实信号,怎么能解调出来相同的结果。
我本以为上下变频学的不错,结果还是不行啊。麻烦您高屋建瓴,给我讲一讲。尤其是上变频这一块。



    我自己想了想,觉得您说的第二条也是有道理的,就是不知道我的理解是否有偏差:
假如是I*COS+Q*SIN,对它进行解调如下:就是下变频,考虑直接降到零中频。
(I*COS+Q*SIN)*COS,然后进行低通滤波,出来的只有I信号。
(I*COS+Q*SIN)*SIN,然后进行低通滤波,出来的只有Q信号。
假如是I*COS-Q*SIN,对它进行解调如下:就是下变频,考虑直接降到零中频。
(I*COS-Q*SIN)*COS,然后进行低通滤波,出来的只有I信号。
(I*COS-Q*SIN)*SIN,然后进行低通滤波,出来的只有-Q信号。
写完了,我觉得我对您的理解没有偏差。真是一语点醒梦中人,我有了更好的理解。
再次感谢您的热心回答。



    你理解的是对的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top