微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 形式验证

形式验证

时间:10-02 整理:3721RD 点击:
做完综合之后需要做形式验证,但是在网上没有搜到formality tools,还有就是要钱买的啊,问一下有没有像DC那样可以免费下载的哦。

形式验证是什么意思?

这里不是很多吗

做形式验证主要是针对你的设计比较大的时候,跑后仿真比较慢,采用形式验证就可以加速Signoff,主要的形式验证工具有formality。

有没有哪里可以下载formality

形式验证 就是主要是验证两个模块的一致性, 比如 在代码综合完成后, 你要做verilog和网表的验证, 确保综合出来的网表功能的正确性, 另外就是你要修改一个代码, 但是你可能不知道你修改后的逻辑是否和你原来的相等, 这个时候你也要做形势验证



在DC完以后的第一步就进行形式验证么?

形式验证是什么意思?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top