微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 模块外部一个确定性信号进入模块中变成了x?

模块外部一个确定性信号进入模块中变成了x?

时间:10-02 整理:3721RD 点击:


上图中,有两个last信号,(该部分为部分信号)上面一个Last信号为输入信号,即来自上一模块,下面的Last信号为当前信号,不知道为什么后半部分居然变成了X,为什么呢?后面模块只是用Last做判断,没有赋值操作。

知道了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top