微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > virtex4 JTAG1149回读memory

virtex4 JTAG1149回读memory

时间:10-02 整理:3721RD 点击:
求助大神,我在做virtex1149回读memory的时候看文档上面说在JSHUTDOWN sequence的时候done信号会拉低,这个sequence只有12个时钟周期,完了以后done应该拉高,可是我仿真出来done拉低以后就不拉高了,这是为什么


大神懂?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top