微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问DC综合的时候金属preferred routing direction报错

请问DC综合的时候金属preferred routing direction报错

时间:10-02 整理:3721RD 点击:
运行compile_ultra -spg -retime -scan
之后出现下面的错误,但是如果定义preferred routing direction,则design_vision直接退出
请问是什么情况?


是这样的,启动的是design_vision -topo,运行的命令里面加了-spg
改成启动design_vision -gui,运行compile_ultra -retime -timing -scan就没有报错了,不知道-topo有什么区别?

如果用-topo,则在对每一层金属设置preferred routing direction之后,报错:target_library does not contain all required gates. 然后-topo自动退出,现在还没找到原因。
就是DC lab中的lab5

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top