Verilog如何实现小数除法？
时间：10-02
整理：3721RD
点击：
我现在做一个算法，需要得到N除以W的值，其中N是1024固定的，而W是（3,13）共16位表示的无符号小数，13位小数，3位整数，如何得到这个商呢?用除法IP只能得到商和余数，求各路大神指教。
只有定点。
谢大神指导。你说的定点是心中有个小数点的意思吗?乘法能理解，除法该怎么理解呢?能不能得到这样的结果，比如：1024/3.12345……=327.8426……
浮点小数只不过是人为的规定，你可以多看看IEEE?（不记得数字了）对浮点的表示，及硬件的表示，软件的表示等等。
感谢指导，我用了百度网友的方法，把分母扩大2^N次方倍，然后得到商，认为商的小数点为N为（余数直接丢掉），貌似这么是能近似到小数点后几位。你说的方法有空会去学习下，再次感谢！
把分母扩大2^N次方倍的方法是定点数的方法，实现起来跟整数一样；另外一种是浮点数方法，就是楼上朋友提到的IEEE754标准～
一直按移位处理的，比较简单。IEE有空也可以研究一下
目前知道的也就是移位除法