TSMC DFFSRcell的问题

各位大大，请教一下在TSMC中有一些DFFSR的stand cell，这些cell是用verilog 怎么综合出来的，或者说我怎么写verilog 才能够综合出来这样的cell。PS：可否想DFF一样大批量的综合出来?我们定义REG【15:0】，那么就可以综合出来16个DFF，所以这些DFFSR 我怎么样写也可以综合出来很多，感谢感谢！

已解决，写法如下always@(posedge clk or negedge rst_n) begin
if(！rst_n)
A<= B;
else
A<=C;
end

RE: TSMC DFFSRcell的问题【已解决】
已解决，写法如下
input [15:0] B;
input [15:0] C;
reg    [15:0] A;
always@(posedge clk or negedge rst_n) begin
if(！rst_n)  begin
   A<= B;
end
else begin
    A<=C;
end
end