set_max_delay和set_net_delay -max区别

时间：10-02 整理：3721RD 点击：

求助各位大大，set_max_delay 和 set_net_delay -max的区别是什么呢?

set_max_delay 是synthesis timing constraint, 意思是希望這條path synthesis 最大可以容許的delay，超過即是violation
set_net_delay -max 是STA command，意思是在max condition 時，這條net 的預估delay.
有錯請指正

你认为不会影响placer吗? 有什么依据?

上一篇：VHDL中如何查看LIBRARY IEEE
下一篇：Isim中的仿真问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器